本文涉及差錯(cuò)糾正比特。提供了一種數(shù)據(jù)處理裝置，其包括存儲(chǔ)電路，該存儲(chǔ)電路包括多條線(xiàn)，所述多條線(xiàn)中的每一者包括數(shù)據(jù)值。訪問(wèn)電路一次訪問(wèn)所述多條線(xiàn)中的一對(duì)線(xiàn)，所述多條線(xiàn)中的所述一對(duì)線(xiàn)包括與所述數(shù)據(jù)值不同的額外數(shù)據(jù)值，并且包括多個(gè)差錯(cuò)比特，這些差錯(cuò)比特檢測(cè)或糾正所述多條線(xiàn)中的所述一對(duì)線(xiàn)中的每條線(xiàn)中的數(shù)據(jù)值中的差錯(cuò)。

技術(shù)領(lǐng)域

本公開(kāi)涉及數(shù)據(jù)處理，具體而言涉及數(shù)據(jù)處理裝置中比特的存儲(chǔ)。

背景技術(shù)

在數(shù)據(jù)處理裝置中，存儲(chǔ)電路被用于存儲(chǔ)數(shù)據(jù)。雖然經(jīng)常希望增大存儲(chǔ)電路的能力，但這對(duì)所采用的電路的尺寸有影響并且因此對(duì)該電路(即使在空閑期間)所使用的功率消耗有影響。在數(shù)據(jù)的存儲(chǔ)期間，數(shù)據(jù)可變得損壞(例如，由于瞬時(shí)差錯(cuò))。防止這個(gè)的一種方式是通過(guò)使用校驗(yàn)碼，校驗(yàn)碼是與數(shù)據(jù)分開(kāi)存儲(chǔ)的并且可用于檢測(cè)并且在一些情況下糾正數(shù)據(jù)中的有限數(shù)目的差錯(cuò)。然而，一般要求額外的存儲(chǔ)空間來(lái)存儲(chǔ)校驗(yàn)比特，并且這導(dǎo)致了剛才的增大的電路空間和功率消耗的問(wèn)題。將希望的是，在不簡(jiǎn)單地添加會(huì)導(dǎo)致增大的電路尺寸和功率消耗的額外存儲(chǔ)單元的情況下，增大存儲(chǔ)電路的有效存儲(chǔ)能力可。

發(fā)明內(nèi)容

從第一示例配置來(lái)看，提供了一種數(shù)據(jù)處理裝置，包括：存儲(chǔ)電路，包括多條線(xiàn)，所述多條線(xiàn)中的每一者包括數(shù)據(jù)值；以及訪問(wèn)電路，用于一次訪問(wèn)所述多條線(xiàn)中的一對(duì)線(xiàn)，所述多條線(xiàn)中的所述一對(duì)線(xiàn)包括與所述數(shù)據(jù)值不同的額外數(shù)據(jù)值，并且包括多個(gè)差錯(cuò)比特，所述多個(gè)差錯(cuò)比特用于檢測(cè)或糾正所述多條線(xiàn)中的所述一對(duì)線(xiàn)中的每條線(xiàn)中的數(shù)據(jù)值中的差錯(cuò)。

從第二示例配置來(lái)看，提供了一種數(shù)據(jù)處理方法，包括：存儲(chǔ)多條線(xiàn)，所述多條線(xiàn)中的每一者包括數(shù)據(jù)值；并且一次訪問(wèn)所述多條線(xiàn)中的一對(duì)線(xiàn)，所述多條線(xiàn)中的所述一對(duì)線(xiàn)包括與所述數(shù)據(jù)值不同的額外數(shù)據(jù)值，并且包括多個(gè)差錯(cuò)比特，所述多個(gè)差錯(cuò)比特用于檢測(cè)或糾正所述多條線(xiàn)中的所述一對(duì)線(xiàn)中的每條線(xiàn)中的數(shù)據(jù)值中的差錯(cuò)。

從第三示例配置來(lái)看，提供了一種數(shù)據(jù)處理裝置，包括：用于存儲(chǔ)多條線(xiàn)的裝置，所述多條線(xiàn)中的每一者包括數(shù)據(jù)值；以及用于一次訪問(wèn)所述多條線(xiàn)中的一對(duì)線(xiàn)的裝置，所述多條線(xiàn)中的所述一對(duì)線(xiàn)包括與所述數(shù)據(jù)值不同的額外數(shù)據(jù)值，并且包括多個(gè)差錯(cuò)比特，所述多個(gè)差錯(cuò)比特用于檢測(cè)或糾正所述多條線(xiàn)中的所述一對(duì)線(xiàn)中的每條線(xiàn)中的數(shù)據(jù)值中的差錯(cuò)。

附圖說(shuō)明

將參考在附圖中圖示的本發(fā)明的實(shí)施例來(lái)僅作為示例進(jìn)一步描述本發(fā)明，附圖中：

圖1根據(jù)一些實(shí)施例示意性圖示了一種裝置；

圖2A根據(jù)一些實(shí)施例圖示了比特可被存儲(chǔ)在存儲(chǔ)電路中的第一方式；

圖2B根據(jù)一些實(shí)施例圖示了比特可被存儲(chǔ)在存儲(chǔ)電路中的第二方式；

圖3圖示了可實(shí)現(xiàn)將MTE標(biāo)簽編碼到差錯(cuò)比特(例如，ECC比特)中的一種方式；

圖4根據(jù)一些實(shí)施例更詳細(xì)圖示了生成電路；

圖5根據(jù)一些實(shí)施例更詳細(xì)圖示了測(cè)試電路；

圖6根據(jù)一些實(shí)施例圖示了可用于測(cè)試兩條數(shù)據(jù)線(xiàn)中的數(shù)據(jù)值的電路的示例；并且

圖7根據(jù)一些實(shí)施例圖示了示出用于裝置的操作的過(guò)程的流程圖。

具體實(shí)施方式

在參考附圖論述實(shí)施例之前，提供對(duì)實(shí)施例的以下描述。

根據(jù)一個(gè)示例配置，提供了一種數(shù)據(jù)處理裝置，包括：存儲(chǔ)電路，包括多條線(xiàn)，所述多條線(xiàn)中的每一者包括數(shù)據(jù)值；以及訪問(wèn)電路，用于一次訪問(wèn)所述多條線(xiàn)中的一對(duì)線(xiàn)，所述多條線(xiàn)中的所述一對(duì)線(xiàn)包括與所述數(shù)據(jù)值不同的額外數(shù)據(jù)值，并且包括多個(gè)差錯(cuò)比特，這些差錯(cuò)比特用于檢測(cè)或糾正所述多條線(xiàn)中的所述一對(duì)線(xiàn)中的每條線(xiàn)中的數(shù)據(jù)值中的差錯(cuò)。