[發(fā)明專利]差錯糾正比特在審
| 申請?zhí)枺?/td> | 202011553026.0 | 申請日： | 2020-12-24 |
| 公開（公告）號： | CN113066521A | 公開（公告）日： | 2021-07-02 |
| 發(fā)明（設(shè)計）人： | 馬克·杰拉爾德·拉文;西蒙·約翰·克拉斯克 | 申請（專利權(quán)）人： | ARM有限公司 |
| 主分類號： | G11C29/42 | 分類號： | G11C29/42 |
| 代理公司： | 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258 | 代理人： | 郭妍 |
| 地址： | 英國*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 差錯 糾正 比特 | ||
1.一種數(shù)據(jù)處理裝置，包括：
存儲電路，包括多條線，所述多條線中的每一者包括數(shù)據(jù)值；以及
訪問電路，用于一次訪問所述多條線中的一對線，所述多條線中的所述一對線包括與所述數(shù)據(jù)值不同的額外數(shù)據(jù)值，并且包括多個差錯比特，所述多個差錯比特用于檢測或糾正所述多條線中的所述一對線中的每條線中的數(shù)據(jù)值中的差錯。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，包括：
許可電路，用于檢查所述額外數(shù)據(jù)值以確定所述數(shù)據(jù)值的訪問者是否被許可訪問所述數(shù)據(jù)值。
3.根據(jù)任何在前權(quán)利要求所述的數(shù)據(jù)處理裝置，其中
所述額外數(shù)據(jù)值指示出所述多條線中包含有所述額外數(shù)據(jù)值的所述一對線的擁有者。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)處理裝置，其中
所述擁有者通過與執(zhí)行環(huán)境相關(guān)聯(lián)的識別符被識別。
5.根據(jù)任何在前權(quán)利要求所述的數(shù)據(jù)處理裝置，其中
所述額外數(shù)據(jù)值是MTE標(biāo)簽。
6.根據(jù)任何在前權(quán)利要求所述的數(shù)據(jù)處理裝置，其中
差錯比特是ECC比特。
7.根據(jù)任何在前權(quán)利要求所述的數(shù)據(jù)處理裝置，其中
所述額外數(shù)據(jù)值被編碼到包括以下兩項中的至少一項的一組選定比特中：差錯比特、以及構(gòu)成所述數(shù)據(jù)值的比特中的至少一些。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)處理裝置，其中
所述差錯比特包括編碼形式的所述額外數(shù)據(jù)值。
9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)處理裝置，其中
通過對多個選定比特的反轉(zhuǎn)，所述額外數(shù)據(jù)值被編碼到所述一組選定比特中，其中，所述多個選定比特的位置指示出所述額外數(shù)據(jù)值。
10.根據(jù)權(quán)利要求8-9中任何一項所述的數(shù)據(jù)處理裝置，其中
被反轉(zhuǎn)的所述多個選定比特的數(shù)目最多等于利用所述差錯比特能檢測到的差錯的數(shù)目。
11.根據(jù)權(quán)利要求8-10中任何一項所述的數(shù)據(jù)處理裝置，包括：
測試電路，用于對利用所述多條線中的第一線的數(shù)據(jù)值生成的至少一些比較差錯比特執(zhí)行反轉(zhuǎn)以產(chǎn)生反轉(zhuǎn)比較差錯比特，并且執(zhí)行所述反轉(zhuǎn)比較差錯比特與所述多條線中的所述一對線中的所述第一線中的所述差錯比特的比較，其中
所述差錯比特和所述反轉(zhuǎn)比較差錯比特是利用相同算法從所述數(shù)據(jù)值生成的。
12.根據(jù)權(quán)利要求11所述的數(shù)據(jù)處理裝置，包括：
多個所述測試電路，其中，每個測試電路反轉(zhuǎn)不同的比較差錯比特；以及
分析電路，用于識別所述多個測試電路中的反轉(zhuǎn)了與所述差錯比特匹配的比較差錯比特的測試電路。
13.根據(jù)權(quán)利要求12所述的數(shù)據(jù)處理裝置，其中
響應(yīng)于所述多個測試電路中的每一者產(chǎn)生的反轉(zhuǎn)比較差錯比特均與所述差錯比特不同，每個測試電路被適配為執(zhí)行利用所述多條線中的所述一對線中的第二線的數(shù)據(jù)值生成的額外反轉(zhuǎn)比較比特與所述多條線中的所述一對線中的所述第二線的差錯比特之間的額外比較，以便確定所述數(shù)據(jù)值。
14.根據(jù)權(quán)利要求8-13中任何一項所述的數(shù)據(jù)處理裝置，包括：
生成電路，用于從所述數(shù)據(jù)值生成所述差錯比特，并且反轉(zhuǎn)所述差錯比特中的至少一些，其中
所述差錯比特中的至少一些是基于所述額外數(shù)據(jù)值被選擇的。
15.根據(jù)任何在前權(quán)利要求所述的數(shù)據(jù)處理裝置，其中
所述數(shù)據(jù)處理裝置包括第一操作模式，在該第一操作模式中所述差錯比特適合于檢測或糾正所述多條線中的所述一對線中的每條線中的數(shù)據(jù)值中的差錯，其中所述數(shù)據(jù)值被作為單個數(shù)據(jù)值。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于ARM有限公司，未經(jīng)ARM有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/202011553026.0/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
