1.一種實用的邏輯驗證架構級FPGA布線器的構建方法，其特征在于：包括以下步驟：

步驟S1：生成每個線網的布線拓撲：首先對線網進行布線拓撲，在TDM比例未分配前，對于每個線網，其所包含的FPGA在TDM比例未分配前被連接在一起或并行各線網的布線，用以線網的連通性；

步驟S2：進行TDM比例分配：根據每個線網組的時延情況的不同，為每個線網的每條邊分配TDM比例或并行分配TDM比例；

步驟S3：對進行布線的多FPGA原型系統時延進行優化：通過迭代的方式，不斷地將具有較大TDM比例的線網組進行并行化優化，當滿足迭代終止的條件時，整個布線器的處理過程結束；

所述步驟S2具體包括以下步驟：

步驟S21：預處理每個線網組，即通過計數計算包括邊e_j，k的線網組ng_j，m的邊的數量ngec_j，m；

步驟S22：求當前FPGA連接對的每條邊e_j，k的權重比pct_j，k，進而得到每個線網的每條邊分配的TDM比例；

步驟S23：通過for循環遍歷每一個線網判斷是否處理完所有邊，若是，則執行步驟S24，否則返回步驟S22；

步驟S24：計算當前邊的TDM比例，并記錄當前邊的TDM比例；

步驟S25：通過for循環遍歷每一個線網判斷是否處理完所有邊，若是則執行步驟S26，否則返回步驟S24；

步驟S26：通過for循環遍歷每一個線網判斷是否處理完所有連接對，若是則結束，否則返回步驟S22；

所述步驟S22的具體內容為：

對于每條邊e_j，k，權重比計算方法如下：

ngmec_j，k＝max(ngec_j，1，…，ngec_j，β)；

其中，ng_j，m是ngl_j中第m個線網組，ngmec_j，k是邊e_j，k的最大的線網組邊數，β是ngl_j中線網組的數量，pct_j，k即為權重比；基于該權重比，該邊的TDM比例etr_j，k計算方法如下：

所述步驟S3具體包括以下步驟：

步驟S31：對線網組排序：所有線網按其線網組的最大TDM比例從大到小進行排序；

步驟S32：更新線網組中邊e_j，k的etr_j，k；

步驟S33：判斷是否線網組中所有邊都進行了步驟S32中的更新操作；若是則更新ngl_j，否則返回步驟S32；

步驟S34：判斷是否所有線網組都進行了遍歷操作；若是則執行步驟S35；否則返回步驟S32；

步驟S35：繼續判斷FPGA連接對p_k是否滿足TDM比例約束，若是則更新etr_j，k，否則更新增加的etr_j，k，合法化減少的etr_j，k；

步驟S36：判斷是否所有FPGA連接對都進行了更新etr_j，k操作，若是則結束，否則返回步驟S35。