本發明提供一種溝槽隔離結構的形成方法及溝槽隔離結構。所述形成方法針對基片上較窄的一類溝槽和較寬的二類溝槽，先在預處理基片上形成填孔能力較弱的第一填充層，第一填充層懸空沉積在一類溝槽的開口處，且覆蓋二類溝槽的內表面，之后進行第一平坦化工藝將高于預處理基片上表面的第一填充層去除，并去除殘留于一類溝槽開口處的第一填充層，在二類溝槽內剩余的第一填充層抬高了二類溝槽的底面，在形成第二填充層時，使第二填充層位于二類溝槽位置的上表面更高，在執行第二平坦化工藝時，二類溝槽區域的研磨量較一類溝槽區域大，從而在完成第二平坦化工藝后，在二類溝槽區域發生凹陷(dishing)問題的風險較低。

技術領域

本發明涉及半導體技術領域，尤其涉及一種溝槽隔離結構的形成方法及溝槽隔離結構。

背景技術

在集成電路制造中，對于在基底上制作的各個獨立器件例如不同的存儲單元之間的隔離，多采用形成STI(Shallow?Trench?Isolation，淺溝槽隔離)的方法。一種常用的制作STI的方法包括以下過程：先在基底上形成墊氧化層和氮化硅層；然后在選定區域依次刻蝕氮化硅層、墊氧化層以及基底從而形成隔離溝槽；接著在基底上沉積隔離介質并進行CMP(Chemical?Mechanical?Polishing，化學機械研磨)，使得填充在隔離溝槽中的隔離介質和氮化硅層基本齊平。

在上述STI的制作過程中，為了填滿隔離溝槽并留出CMP處理的窗口，在CMP之前，沉積在基底上的隔離介質較厚，且隔離介質常常是起伏不平的，相對來講，對于同一基底，在隔離溝槽較窄而氮化硅(作為研磨阻擋材料)分布較密集的區域，高于氮化硅層的隔離介質較厚，而在隔離溝槽較寬而氮化硅分布較稀疏的區域，高于氮化硅層的隔離介質較薄。為了達到使填充在隔離溝槽中的隔離介質均能和氮化硅層基本齊平的目的，CMP的時間很長，所獲得的STI表面平整度較差，尤其是，在隔離溝槽較寬而氮化硅分布較稀疏的區域，往往容易產生較為明顯的凹陷(dishing)。STI的平整度會影響后續在基底上制作的元器件的性能。

為了減小CMP后在隔離介質上形成的凹陷，在CMP之前，一種方法是利用圖形化的光阻進行保護，把厚度較大的隔離介質去掉一部分，以縮短CMP時間。還有一種方法是在寬隔離溝槽中增加研磨阻擋結構而獲得多個密集的窄溝槽(dummy?trench)，避免稀疏區域的隔離介質在CMP過程中產生凹陷。但是這些方法均需用到光阻及光刻工藝，過程復雜且成本較高。

發明內容

為了提高溝槽隔離結構的表面平整度，簡化工藝，本發明提供一種溝槽隔離結構的形成方法。本發明另外提供一種半導體器件。

一方面，本發明提供一種溝槽隔離結構的形成方法，包括以下步驟：

提供一預處理基片，所述預處理基片具有一類溝槽和二類溝槽，所述一類溝槽的寬度小于所述二類溝槽的寬度；

形成第一填充層在所述預處理基片上，所述第一填充層覆蓋所述預處理基片的上表面以及所述二類溝槽的內表面，并懸空沉積在所述一類溝槽的開口處；

執行第一平坦化工藝，去除高于所述預處理基片上表面的所述第一填充層；

去除殘留于所述一類溝槽開口處的所述第一填充層，位于所述二類溝槽內的所述第一填充層仍有保留；

形成第二填充層在所述預處理基片上，所述第二填充層填滿所述一類溝槽和所述二類溝槽并覆蓋所述預處理基片的上表面，所述第二填充層位于所述二類溝槽區域的上表面高于其位于所述一類溝槽區域的上表面；以及，

執行第二平坦化工藝，去除高于所述預處理基片上表面的所述第二填充層。

可選的，在形成所述第一填充層之前，還包括：

形成保護層在所述預處理基片上，所述保護層保形地覆蓋所述一類溝槽和所述二類溝槽的內表面以及所述預處理基片的上表面。