[發明專利]一種具有異構處理器的眾核架構及其數據處理方法在審
| 申請號： | 202010183264.0 | 申請日： | 2020-03-16 |
| 公開（公告）號： | CN113407238A | 公開（公告）日： | 2021-09-17 |
| 發明（設計）人： | 金羅軍;祝夭龍 | 申請（專利權）人： | 北京靈汐科技有限公司 |
| 主分類號： | G06F9/38 | 分類號： | G06F9/38;G06F15/163 |
| 代理公司： | 北京君泊知識產權代理有限公司 11496 | 代理人： | 王程遠 |
| 地址： | 100080 北京市*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 具有 處理器 架構 及其 數據處理 方法 | ||
1.一種具有異構處理器的眾核架構，其特征在于，包括：眾核陣列，所述眾核陣列包括多個計算核和至少一個與所述多個計算核功能不同的處理核，所述處理核與所述多個計算核設置同步時鐘，所述處理核與其相鄰的計算核通過核間路由進行通信。
2.根據權利要求1所述的一種具有異構處理器的眾核架構，其特征在于，所述眾核陣列包括：
多個計算核；以及，
至少一個集成FPGA的處理核和/或至少一個集成DSP的處理核。
3.根據權利要求2所述的一種具有異構處理器的眾核架構，其特征在于，所述眾核陣列為二維矩陣網絡，至少一個集成FPGA的處理核和/或至少一個集成DSP的處理核設置于所述眾核陣列的邊角處，所述集成FPGA的處理核和/或所述集成DSP的處理核通過兩條核間路由路徑與其相鄰的兩個計算核進行通信。
4.根據權利要求2所述的一種具有異構處理器的眾核架構，其特征在于，所述眾核陣列為二維矩陣網絡，至少一個集成FPGA的處理核和/或至少一個集成DSP的處理核設置于所述眾核陣列的內部，所述集成FPGA的處理核和/或所述集成DSP的處理核通過四條核間路由路徑與其相鄰的四個計算核進行通信。
5.根據權利要求2所述的一種具有異構處理器的眾核架構，其特征在于，所述眾核陣列為二維矩陣網絡，至少一個集成DSP的處理核設置于所述眾核陣列的邊角處，所述集成DSP的處理核通過兩條核間路由路徑與其相鄰的兩個計算核進行通信，且至少一個集成FPGA的處理核設置于所述眾核陣列的內部，所述集成FPGA的處理核通過四條核間路由路徑與其相鄰的四個計算核進行通信。
6.根據權利要求2所述的一種具有異構處理器的眾核架構，其特征在于，所述眾核陣列為二維矩陣網絡，至少一個集成FPGA的處理核設置于所述眾核陣列的邊角處，所述集成FPGA的處理核通過兩條核間路由路徑與其相鄰的兩個計算核進行通信，且至少一個集成DSP的處理核設置于所述眾核陣列的內部，所述集成DSP的處理核四條核間路由路徑與其相鄰的四個計算核進行通信。
7.一種具有異構處理器的眾核架構的數據處理方法，其特征在于，采用如權利要求1-6中任意一項所述的一種具有異構處理器的眾核架構，所述數據處理方法包括：當前計算核的運算數據通過核間路由從當前計算核傳輸至至少一個與計算核功能不同的處理核進行計算。
8.一種眾核芯片，其特征在于，采用如權利要求1-6中任意一項所述的一種具有異構處理器的眾核架構。
9.一種電子設備，包括存儲器和處理器，其特征在于，所述存儲器用于存儲一條或多條計算機指令，其中，所述一條或多條計算機指令被處理器執行以實現如權利要求7所述的一種具有異構處理器的眾核架構的數據處理方法。
10.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執行以實現如權利要求7所述的一種具有異構處理器的眾核架構的數據處理方法。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于北京靈汐科技有限公司，未經北京靈汐科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/202010183264.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：應急滑靴裝置及具有其的電動磁懸浮懸浮架
- 下一篇：一種注射用氟達拉濱凍干粉
