本公開實施例提供半導體裝置與其形成方法。在一實施例中，半導體裝置包括鰭狀物自基板延伸；柵極結構位于通道區(qū)上；第一間隔物，沿著柵極結構的下側部分的側壁延伸；以及第二間隔物，沿著柵極結構的上側部分的側壁延伸。鰭狀物包括通道區(qū)以及與通道區(qū)相鄰的源極/漏極區(qū)。柵極結構包括上側部分與下側部分。第二間隔物位于第一間隔物的上表面上。第一間隔物的組成為一第一介電材料，第二間隔物的組成為第二介電材料，且第一介電材料與第二介電材料不同。

技術領域

本發(fā)明實施例涉及半導體裝置結構與其形成方法，更特別涉及高效能的半導體裝置結構與其形成方法。

背景技術

電子產業(yè)對更小且更快的電子裝置的需求持續(xù)增加，而電子裝置可同時支援大量復雜功能。綜上所述，半導體產業(yè)的持續(xù)趨勢為制作低成本、高效能、與低能耗的集成電路。這些目標的實現(xiàn)方式主要為縮小半導體集成電路尺寸(如最小結構尺寸)，以改善產能并降低相關成本。然而尺寸縮小亦增加半導體工藝的復雜度。為實現(xiàn)半導體集成電路與裝置的持續(xù)進展，半導體工藝與技術亦須類似進展。

近來導入多柵極裝置以增加柵極-通道耦合、降低關閉狀態(tài)電流、并減少短通道效應，以改善柵極控制。多柵極裝置之一為鰭狀場效晶體管。鰭狀場效晶體管的名稱來自由基板延伸并形成于基板上的鰭狀結構，其可用于形成場效晶體管通道。鰭狀場效晶體管可與現(xiàn)有的互補式金屬氧化物半導體工藝相容，其三維結構在大幅減少尺寸時可維持柵極控制并緩解短通道效應。即使導入鰭狀場效晶體管，大幅縮小的集成電路尺寸造成寄生電容增加(比如鰭狀場效晶體管的柵極與源極/漏極區(qū)或源極/漏極接點之間的寄生電容)。寄生電容會劣化裝置效能。因此現(xiàn)有技術未完全符合所有方面的需求。

發(fā)明內容

本發(fā)明一實施例提供的半導體裝置，包括：鰭狀物，自基板延伸，且鰭狀物包括通道區(qū)以及與通道區(qū)相鄰的源極/漏極區(qū)；柵極結構，位于通道區(qū)上，且柵極結構包括上側部分與下側部分；第一間隔物，沿著柵極結構的下側部分的側壁延伸；以及第二間隔物，沿著柵極結構的上側部分的側壁延伸，其中第二間隔物位于第一間隔物的上表面上，其中第一間隔物的組成為第一介電材料，第二間隔物的組成為第二介電材料，且第一介電材料與第二介電材料不同。

本發(fā)明一實施例提供的半導體裝置，包括：鰭狀物，自基板延伸，且鰭狀物包括通道區(qū)以及與通道區(qū)相鄰的源極/漏極區(qū)；柵極結構，位于通道區(qū)上，且柵極結構包括上側部分與下側部分；柵極頂部介電層，位于柵極結構上；第一間隔物，沿著柵極結構的下側部分的側壁延伸；以及第二間隔物，沿著柵極結構的上側部分的側壁延伸，其中第二間隔物堆疊于第一間隔物的上表面上；其中第二間隔物接觸柵極頂部介電層，且第一間隔物與柵極頂部介電層隔開。

本發(fā)明一實施例提供的半導體裝置的制作方法，包括：接收工件，且工件包括：基板；鰭狀物，自基板延伸，且鰭狀物包括通道區(qū)以及與通道區(qū)相鄰的源極/漏極區(qū)；柵極結構，位于通道區(qū)上；以及沿著柵極結構的側壁形成第一間隔物；移除第一間隔物的上側部分；形成源極/漏極結構于源極/漏極區(qū)上；以及形成第二間隔物于第一間隔物與源極/漏極結構的一部分上。

附圖說明

圖1是本發(fā)明多種實施例中，鰭狀場效晶體管裝置的上視圖。

圖2a、圖3a、圖4a、與圖5a是本發(fā)明多種實施例中，圖1中的鰭狀場效晶體管裝置沿著剖面X1-X1’的剖視圖。

圖2b、圖3b、圖4b、與圖5b是本發(fā)明多種實施例中，圖1中的鰭狀場效晶體管裝置沿著剖面X2-X2’的剖視圖。

圖6是本發(fā)明一些實施例中，含有堆疊柵極間隔物的半導體裝置的制作方法的流程圖。

附圖標記說明：

H1 第一高度

H2 第二高度

H3 第三高度

H4 第四高度