本文中公開(kāi)的各個(gè)方面涉及在處理計(jì)算機(jī)處理器中的指令時(shí)，組合用以從存儲(chǔ)器加載數(shù)據(jù)或?qū)?shù)據(jù)存儲(chǔ)在存儲(chǔ)器中的指令。更具體地，參考共同基址寄存器并且未充分利用可用總線寬度的多個(gè)存儲(chǔ)器訪問(wèn)指令的至少一個(gè)模式可以在處理器流水線中被標(biāo)識(shí)。響應(yīng)于確定多個(gè)存儲(chǔ)器訪問(wèn)指令將相鄰存儲(chǔ)器或能夠適合在單個(gè)緩存行上的非鄰接存儲(chǔ)器作為目標(biāo)，多個(gè)存儲(chǔ)器訪問(wèn)指令可以在處理器流水線內(nèi)被替換為一個(gè)等效存儲(chǔ)器訪問(wèn)指令，該等效存儲(chǔ)器訪問(wèn)指令比被替換的存儲(chǔ)器訪問(wèn)指令中的任何存儲(chǔ)器訪問(wèn)指令利用更大的可用總線寬度。

優(yōu)先權(quán)要求

本專利申請(qǐng)要求于2018年6月29日提交的標(biāo)題為“COMBINING LOAD OR STOREINSTRUCTIONS”的美國(guó)非臨時(shí)專利申請(qǐng)No.16/024,725的優(yōu)先權(quán)，該美國(guó)非臨時(shí)專利申請(qǐng)被轉(zhuǎn)讓給本文的受讓人并且據(jù)此以其整體通過(guò)引用明確地并入本文。

技術(shù)領(lǐng)域

本文中描述的各個(gè)方面和實(shí)施例總體上涉及計(jì)算機(jī)處理器，并且更特別地涉及在處理計(jì)算機(jī)處理器中的指令時(shí)，對(duì)從存儲(chǔ)器中加載數(shù)據(jù)或?qū)?shù)據(jù)存儲(chǔ)在存儲(chǔ)器中的指令進(jìn)行組合。

背景技術(shù)

在計(jì)算機(jī)處理中，流水線是串聯(lián)連接的一組數(shù)據(jù)處理元件，其中來(lái)自該系列中的一個(gè)元件的輸出是該系列中的下一元件的輸入。指令通常按次序被取回并且放置到流水線中。以這種方式，多個(gè)指令可以在任何特定時(shí)間作為指令流存在于流水線中，并且多個(gè)指令可以全部同時(shí)被處理。

一般地，處理器可以支持各種加載和存儲(chǔ)指令類型。然而，這些指令中的一些指令可能未充分利用處理器與相關(guān)聯(lián)的緩存或存儲(chǔ)器之間的接口的帶寬。例如，特定處理器架構(gòu)可能具有以單個(gè)32位字為目標(biāo)的加載(例如，取回)指令和存儲(chǔ)指令，而其他處理器架構(gòu)可能供應(yīng)通向64或128位的緩存的數(shù)據(jù)路徑。也就是說(shuō)，程序的經(jīng)編譯的機(jī)器代碼可能包括從緩存或其他存儲(chǔ)器加載單個(gè)32位數(shù)據(jù)字的指令，而處理器與緩存之間的接口(例如，總線)可能是128位寬，由此該寬度中的96位在這些加載指令中的每個(gè)加載指令的執(zhí)行期間未被使用。類似地，經(jīng)編譯的機(jī)器代碼可能包括將單個(gè)32位數(shù)據(jù)字存儲(chǔ)在緩存或其他存儲(chǔ)器中的指令，在該情況下，該寬度中的96位類似地在這些存儲(chǔ)指令的執(zhí)行期間未被使用。

因此，基于前述，存在對(duì)于如下機(jī)制的需要，這些機(jī)制可以更好地利用去往和來(lái)自緩存和存儲(chǔ)器的可用帶寬。

發(fā)明內(nèi)容

下文呈現(xiàn)與本文中公開(kāi)的一個(gè)或多個(gè)方面和/或?qū)嵤├嘘P(guān)的簡(jiǎn)化概述。這樣，以下概述不應(yīng)當(dāng)被認(rèn)為是與所有被考慮到的方面和/或?qū)嵤├嘘P(guān)的廣泛概覽，以下概述也不應(yīng)當(dāng)被認(rèn)為標(biāo)識(shí)與所有被考慮到的方面和/或?qū)嵤├嘘P(guān)的關(guān)鍵或重要元素，或界定與任何特定方面和/或?qū)嵤├嚓P(guān)聯(lián)的范圍。因此，以下概述具有的唯一目的是，先于下文呈現(xiàn)的詳細(xì)描述，以簡(jiǎn)化的形式呈現(xiàn)關(guān)于與本文中公開(kāi)的機(jī)制相關(guān)的一個(gè)或多個(gè)方面和/或?qū)嵤├哪承└拍睢?/p>

根據(jù)各個(gè)方面，一種用于組合加載指令或存儲(chǔ)指令的方法可以包括：在處理器流水線中，標(biāo)識(shí)參考共同基址寄存器并且未充分利用可用總線寬度的多個(gè)存儲(chǔ)器訪問(wèn)指令的至少一個(gè)模式；確定多個(gè)存儲(chǔ)器訪問(wèn)指令將相鄰存儲(chǔ)器或能夠適合在單個(gè)緩存行上的非鄰接存儲(chǔ)器作為目標(biāo)；以及在處理器流水線內(nèi)，將多個(gè)存儲(chǔ)器訪問(wèn)指令替換為一個(gè)等效存儲(chǔ)器訪問(wèn)指令，該等效存儲(chǔ)器訪問(wèn)指令比被替換的存儲(chǔ)器訪問(wèn)指令中的任何存儲(chǔ)器訪問(wèn)指令利用更大的可用總線寬度。

根據(jù)各個(gè)方面，一種裝置可以包括處理器，處理器被配置為：在與處理器相關(guān)聯(lián)的流水線中，標(biāo)識(shí)參考共同基址寄存器并且未充分利用可用總線寬度的多個(gè)存儲(chǔ)器訪問(wèn)指令的至少一個(gè)模式；確定多個(gè)存儲(chǔ)器訪問(wèn)指令將相鄰存儲(chǔ)器或能夠適合在單個(gè)緩存行上的非鄰接存儲(chǔ)器作為目標(biāo)；以及在與處理器相關(guān)聯(lián)的流水線內(nèi)，將多個(gè)存儲(chǔ)器訪問(wèn)指令替換為一個(gè)等效存儲(chǔ)器訪問(wèn)指令，該等效存儲(chǔ)器訪問(wèn)指令比被替換的存儲(chǔ)器訪問(wèn)指令中的任何存儲(chǔ)器訪問(wèn)指令利用更大的可用總線寬度。