[發明專利]組合加載指令或存儲指令在審
| 申請號： | 201980055599.X | 申請日： | 2019-06-17 |
| 公開（公告）號： | CN112639727A | 公開（公告）日： | 2021-04-09 |
| 發明（設計）人： | H·塔克爾;T·P·施派爾;R·W·史密斯;K·雅格特;J·N·迪芬德爾費爾;M·莫羅;P·戈沙爾;Y·C·特克蒙;B·斯坦普爾;李相勛;M·加格 | 申請（專利權）人： | 高通股份有限公司 |
| 主分類號： | G06F9/30 | 分類號： | G06F9/30;G06F9/345;G06F9/38 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 王茂華;張曦 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 組合 加載 指令 存儲 | ||
1.一種用于組合加載指令或存儲指令的方法，包括：
在處理器流水線中，標識參考共同基址寄存器并且未充分利用可用總線寬度的多個存儲器訪問指令的至少一個模式；
確定所述多個存儲器訪問指令將相鄰存儲器或能夠適合在單個緩存行上的非鄰接存儲器作為目標；以及
在所述處理器流水線內，將所述多個存儲器訪問指令替換為一個等效存儲器訪問指令，所述一個等效存儲器訪問指令比被替換的所述存儲器訪問指令中的任何存儲器訪問指令利用更大的所述可用總線寬度。
2.根據權利要求1所述的方法，其中響應于確定所述多個存儲器訪問指令連續地出現在所述處理器流水線中并且以鄰接的偏移將所述相鄰存儲器作為目標，所述多個存儲器訪問指令被替換為所述一個等效存儲器訪問指令。
3.根據權利要求2所述的方法，其中所述多個存儲器訪問指令以鄰接的正偏移將所述相鄰存儲器作為目標。
4.根據權利要求2所述的方法，其中所述多個存儲器訪問指令以鄰接的負偏移將所述相鄰存儲器作為目標。
5.根據權利要求1所述的方法，其中所述多個存儲器訪問指令利用所述可用總線寬度的不同部分。
6.根據權利要求1所述的方法，還包括：響應于所述多個存儲器訪問指令包括第一存儲器訪問指令和第二存儲器訪問，而確定所述多個存儲器訪問指令將所述相鄰存儲器作為目標，所述第一存儲器訪問指令更改所述共同基址寄存器中存儲的值，所述第二存儲器訪問在與所述共同基址寄存器中存儲的已更改的所述值相鄰的位置處訪問存儲器。
7.根據權利要求1所述的方法，還包括：確定所述多個存儲器訪問指令非連續地出現在所述處理器流水線中，其中響應于確定沒有中間存儲指令出現在非連續的所述存儲器訪問指令之間，所述多個存儲器訪問指令被替換為所述一個等效存儲器訪問指令。
8.根據權利要求1所述的方法，還包括：確定所述多個存儲器訪問指令非連續地出現在所述處理器流水線中，其中響應于確定出現在非連續的所述存儲器訪問指令之間的一個或多個中間存儲指令使用在所述多個存儲器訪問指令中參考的所述共同基址寄存器，并且確定非連續的所述存儲器訪問指令與所述一個或多個中間存儲指令之間沒有重疊字節，所述多個存儲器訪問指令被替換為所述一個等效存儲器訪問指令。
9.根據權利要求1所述的方法，其中所述多個存儲器訪問指令包括相同存儲器訪問指令的多個動態實例。
10.根據權利要求1所述的方法，其中所述多個存儲器訪問指令包括多個加載指令或多個存儲指令。
11.一種裝置，包括：
處理器，被配置為：在與所述處理器相關聯的流水線中，標識參考共同基址寄存器并且未充分利用可用總線寬度的多個存儲器訪問指令的至少一個模式；確定所述多個存儲器訪問指令將相鄰存儲器或能夠適合在單個緩存行上的非鄰接存儲器作為目標；以及在與所述處理器相關聯的所述流水線內，將所述多個存儲器訪問指令替換為一個等效存儲器訪問指令，所述一個等效存儲器訪問指令比被替換的所述存儲器訪問指令中的任何存儲器訪問指令利用更大的所述可用總線寬度。
12.根據權利要求11所述的裝置，其中響應于所述多個存儲器訪問指令連續地出現在所述流水線中并且以鄰接的偏移將所述相鄰存儲器作為目標，所述多個存儲器訪問指令被替換為所述一個等效存儲器訪問指令。
13.根據權利要求12所述的裝置，其中所述多個存儲器訪問指令以鄰接的正偏移將所述相鄰存儲器作為目標。
14.根據權利要求12所述的裝置，其中所述多個存儲器訪問指令以鄰接的負偏移將所述相鄰存儲器作為目標。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于高通股份有限公司，未經高通股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/201980055599.X/1.html，轉載請聲明來源鉆瓜專利網。
