一種波形序列發生器，包括：用于生成波形數據的CPU，該波形數據包括至少一個波形序列，波形序列中包括波形控制參數和至少一個波形段數據；存儲器；FPGA與CPU和存儲器連接，接收CPU發送的波形數據并寫入存儲器中，在接收到CPU發送的波形輸出使能信號時從存儲器中讀取波形數據并解析，得到波形控制參數，根據該波形控制參數輸出波形段數據給數模轉換器，經數模轉換器轉換為模擬波形。由于波形控制參數和波形段數據以波形序列的形式合并起來存儲在存儲器中，FPGA只要從存儲器中讀取波形數據并解析，便可獲得波形控制參數來控制波形的輸出，對波形序列的控制比較簡單，且波形序列的段數直接由存儲器的容量來決定，存儲資源的使用靈活，利用率高。

技術領域

本發明涉及測試測量技術領域，具體涉及一種波形序列發生器。

背景技術

信號發生器是一種能提供各種頻率、波形和輸出電平電信號的設備，在通信系統或通信設備的測試中得到了廣泛的應用，比如矢量信號發生器就是為不斷滿足通信技術發展的數字化需求而出現的新型信號發生器。

信號發生器可用于產生復雜的波形序列，現有的波形序列發生器一般包括波形查找表、數模轉換器、低通濾波器以及波形序列模塊。波形序列各波形段的波形數據依次存入波形查找表中，波形序列模塊根據所定義的序列參數，在時鐘信號的同步下產生波形地址信息，對波形查找表進行尋址操作，讀出相應的波形數據，然后輸出到數模轉換器中進行數模轉換，轉換輸出的模擬信號再送入低通濾波器中進行低通濾波，得到需要的波形序列。在該方法中，波形序列的控制參數單獨存儲在FPGA(Field－Programmable Gate Array，現場可編程門陣列)的BRAM(Block Random Access Memory，塊隨機存取存儲器)中，通常是每一波形段對應一組參數，需要占用很大的存儲空間，而且這種波形序列的產生方式控制非常復雜，對FPGA的邏輯要求以及時序要求比較高。

發明內容

本申請提供一種波形序列發生器，以方便產生所需的波形序列，提高存儲資源的利用率。

一種實施例中提供一種波形序列發生器，包括：

中央處理器，用于生成波形數據，所述波形數據包括至少一個波形序列，所述波形序列中包括波形控制參數和至少一個波形段數據；

存儲器；

FPGA，其分別與中央處理器和存儲器連接，用于接收中央處理器發送的波形數據并將所述波形數據寫入存儲器中，在接收到中央處理器發送的波形輸出使能信號時，從存儲器中讀取波形數據，并對讀取的波形數據進行解析，得到波形控制參數，根據所述波形控制參數輸出波形段數據；

數模轉換器，用于將FPGA輸出的波形段數據轉換為模擬波形。

依據上述實施例的波形序列發生器，由于將波形控制參數和波形段數據以波形序列的形式合并起來存儲在存儲器中，FPGA只要從與其連接的存儲器中讀取波形數據并解析，便可獲得波形控制參數來控制波形的輸出，對波形序列的控制比較簡單，波形序列的段數直接由存儲器的容量來決定，存儲資源的使用靈活，利用率較高。

附圖說明

圖1為本發明一種實施例的波形序列發生器的結構示意圖；

圖2為本發明實施例中每一個波形序列的格式示意圖；

圖3為本發明一種具體實施例的波形序列發生器的結構示意圖；

圖4為本發明一種具體實施例中一個波形序列的示意圖。

具體實施方式

下面通過具體實施方式結合附圖對本發明作進一步詳細說明。其中不同實施方式中類似元件采用了相關聯的類似的元件標號。