3.如權利要求2所述的波形序列發生器，其特征在于，所述FPGA包括：

存儲控制模塊，用于在接收到中央處理器發送的復位信號時，接收中央處理器發送的波形數據并將所述波形數據按所述波形序列中各數據的排列順序寫入存儲器中；所述存儲控制模塊在接收到中央處理器發送的波形輸出使能信號時，根據波形讀取模塊發送的讀命令從存儲器中讀取對應地址的待處理波形數據并輸出；

數據解析模塊，用于逐個接收存儲控制模塊輸出的待處理波形數據，并對該待處理波形數據進行解析，得到波形控制參數和波形段數據，并輸出該波形段數據；

波形讀取模塊，用于從數據解析模塊獲取讀數控制參數，根據該讀數控制參數產生讀命令并將該讀命令發送給存儲控制模塊，以控制存儲控制模塊對波形數據進行可重復讀取，所述讀數控制參數根據所述波形控制參數得到；

重采樣模塊，用于對數據解析模塊輸出的波形段數據進行速率匹配和濾波處理，并將處理后的波形段數據輸入到數模轉換器。