本公開涉及多層印刷電路板及其制造方法，該多層印刷電路板具有第一介電層以及選擇性地定位在該第一介電層中的第一鍍制抗蝕劑。第二鍍制抗蝕劑可以被選擇性地定位在第一介電層或第二介電層中，第二鍍制抗蝕劑與第一鍍制抗蝕劑分離。貫通孔延伸穿過第一介電層、第一鍍制抗蝕劑以及第二鍍制抗蝕劑。除了沿著第一鍍制抗蝕劑與第二鍍制抗蝕劑之間的長度，貫通孔的內表面被鍍制有導電材料。這形成了具有與第二通孔段電隔離的第一通孔段的分割的鍍制貫通孔。

本申請是原案申請號為201480021470.4的發明專利申請(申請日：2014年3月17日，PCT申請號：PCT/US2014/030144，發明名稱：多層印刷電路板及其制造方法)的分案申請。

本申請要求于2013年3月15日提交的美國臨時美國專利申請No.61/801,134以及于2014年3月11日提交的美國實用專利申請No.14/205,331的優先權，這兩個專利申請被轉讓給其受讓人并且由此通過引用方式全部被明確地并入到本文中。

技術領域

本發明涉及印刷電路板(PCB)，更具體地，涉及用于通過在PCB疊層(stackup)內使用鍍制抗蝕劑(plating resist)將通孔(via)結構同時分割成電隔離部分的系統和方法，以使得多個電信號能夠在不彼此干擾的情況下穿過每個電隔離部分。

背景技術

客戶日益增加地要求更快且更小的電子產品。當銷售新的電子應用時，PCB的使用已極大地增加。通過將多個導電層與一個或更多個非導電層進行層壓來形成PCB。當縮小PCB的尺寸時，其電互連的相對復雜性增加。

鍍制通孔結構通常被用于使得信號能夠在PCB的層之間行進。鍍制通孔結構是PCB內的用作用于傳輸電信號的介質的鍍制孔。例如，電信號可以通過PCB的一個層上的跡線，通過鍍制通孔結構的導電材料，然后行進到PCB的不同的層上的第二跡線中。

不幸地，由于現有技術中的局限性，鍍制通孔結構可以比必需的長，以執行電連接的功能。例如，鍍制通孔結構可以完全地延伸穿過PCB，但是僅連接兩個最鄰近的層上的兩條跡線。結果，可以形成一條或更多條短截線(stub)。短截線是鍍制通孔結構內的過量的導電材料，其不必要傳送電信號。

當通過鍍制通孔結構來傳輸高速信號時，“短截線效應”可能使信號失真。短截線效應是無用的過量的導電材料存在于鍍制通孔結構中的結果。當信號的一部分遠離跡線連接轉移并且轉移到鍍制通孔結構的一條或更多條短截線中時，短截線效應發生。信號的該部分可以在一些延遲之后從短截線的端部朝向跡線連接反射。該延遲的反射可能干擾信號完整性，并且增加例如信號的比特差錯率。短截線效應的惡化效應可以隨著短截線的長度而增加。以10吉比特每秒行進的信號的差不多50％的信號衰減可能是由于鍍制通孔結構中的短截線而導致的。具有短短截線的通孔結構可以被制造，但是要求順序的處理，這顯著地增加了成本。

圖1是現有技術中的具有鍍制通孔結構110和短截線170的PCB 100的示圖。PCB100包括由非導電介電層120分離的導電層130。通常，鍍制通孔結構110包括桶(barrel)(即，通孔結構的軸)，該筒具有圓柱體的形狀并且被鍍制有導電材料180。鍍制通孔結構110使得電信號160能夠從PCB 100的第一導電層130上的跡線140傳輸到第二導電層130上的跡線150。鍍制通孔結構110的短截線170是鍍制通孔結構110的不必要的部分，其可能產生短截線效應。