本發明公開了一種基于復合激勵的TSV故障非接觸式測試方法，涉及電學測試，將具有加性高斯白噪聲的優化的多音信號放大并與一個同頻率的射頻載波信號進行調制得到的復合測試激勵信號通過基于電容耦合的非接觸式探頭施加到待測TSV電路上，通過包絡檢波器檢測并計算輸出響應的峰均比，再與無故障TSV的峰均比相比較，根據峰均比差值確定被測TSV是否存在故障，然后根據在電路仿真軟件上搭建已知物理故障的硅通孔等效電氣模型進行仿真測試得到峰均比與故障特征尺寸的關系圖，最后將實測值與其對比估算出存在何種大小的故障，該方法能檢測到微小尺寸故障，一定程度上提高了測試的靈敏度。

技術領域

本發明涉及三維集成電路故障測試領域，特別涉及一種基于復合激勵的TSV故障非接觸式測試方法。

背景技術

隨著集成電路技術及半導體制造工藝的快速發展，集成電路呈現出了規模極大化、尺寸微小化、功能多元化、材料新型化、信號高頻化等特征。如今集成電路內的晶體管尺寸已經減小到14nm，將很快跨入10nm時代。傳統的二維集成技術已無法有效解決高速信號傳輸要求所提出的挑戰，更難以延續摩爾定律。因此要想維持IC的高速發展，迫切需要拓展新的發展空間。垂直堆疊多個裸芯片或者電路模塊并用TSV實現不同層器件間電氣連接形成的三維集成電路(3D IC)，不僅能夠極大地縮短了互連線長度且顯著提高器件集成密度，還能夠實現不同技術節點、不同功能的器件或模塊的異質集成，成為超摩爾定律發展的有利方案。TSV技術是3D IC集成的核心，它能使產品具有更好的電氣性能、更低的功耗、更高的帶寬和密度、更小的尺寸、更輕的重量，在模數、射頻等電路功能單元上得到了廣泛的運用。TSV技術雖然具有很多優勢，但也帶來了巨大的工藝及測試挑戰。

TSV作為多個裸片垂直堆疊的信號傳輸通道，其可靠性直接影響了整個芯片電路的良品率。由于目前TSV制備工藝的復雜性且尚不成熟，使得在TSV制造、綁定等過程中都可能出現與TSV相關的故障，按物理結構分為空洞、針孔、錯位、裂紋等；按故障產生的工藝階段分為綁定前、綁定中及綁定后故障。同時在高頻高速的情況下，信號傳輸性能對尺寸的變化極為敏感，TSV物理結構故障會造成傳輸信號的衰減，甚至是完全失真，尤其在亞微納尺寸下信號完整性問題更為突出。另外在執行電路功能時，TSV中的弱故障可能退化成災難性故障。這些隱性問題對TSV的可靠性和3D IC的整體性能都有直接而顯著的影響。目前的制造技術允許TSV密度高達10k/mm²，TSV數量急劇增加，這些結構易受到機械和熱應力等的影響從而導致不同程度的故障，最終使得芯片良率大大降低。而在3D IC中高工藝復雜度和高成本使得良率要求務必更高。因此，為了保證3D IC的品質，針對TSV的故障檢測就變得尤為重要。

目前國內外針對3D IC中TSV測試的方案及流程還不是很完善，大多只能檢測一種或兩種粗略的邏輯故障且測試外圍電路面積開銷大，對于故障的尺寸大小和位置沒有深入研究。面對復雜的故障類型、深亞微米級尺寸結構以及海量高密度測試對象，缺少有效的檢測TSV故障的方法與專門的設備等問題為TSV故障的測試技術帶來了前所未有的挑戰。因此，對于微納尺寸及超高密度TSV陣列的測試方法的進一步深入研究具有很重要的意義。電學測試是近年來廣受關注的一種測試方法，它不但能完成TSV故障測試，同時還可以實現3DIC的功能及性能測試?，F有電學檢測方法中使用的測試激勵大多是簡單的單源信號，而測試激勵的選擇在電路結構固定的情況下尤為重要，設計合適的測試激勵能提高測試分辨率。另一點考慮激勵的施加問題，隨著超大規模集成電路密度的增加，傳統機械探針技術已無法滿足日益增長的納米級檢測需求，它與TSV尺度匹配問題以及接觸壓力對晶圓造成的損傷等接觸問題嚴重影響了3D IC發展，此外接觸式探頭本身會因反復接觸和滑動受到損壞，需要定期維護從而增加了測試成本，故急需TSV故障測試理論方法與技術的突破。因此探索和研究高效的TSV故障測試新方法，同時持續改善各類方法的檢測精度、穩定性以及檢測效率是半導體行業和研究機構今后的重要課題。近年來興起的非接觸式測試和診斷測量方法可以解決與傳統晶圓測試相關的許多挑戰，它不受到被測對象結構的制約，具有非損傷測試、外圍測試電路框架靈活等特點，在TSV測試中具有廣闊的研究和應用前景。

發明內容