本實用新型提供一種溝槽隔離結構，結構包括：襯底，襯底中具有溝槽；絕緣介質層，包括填充于溝槽的第一絕緣部以及凸出于襯底頂面的第二絕緣部，第二絕緣部包括上部的凸起部以及位于凸起部及第一絕緣部之間的凸起連接部；側壁保護部，覆蓋于述第二絕緣部的凸起部的側壁；以及側壁延伸部，覆蓋于第二絕緣部的凸起連接部的側壁；側壁保護部與絕緣介質層具有不同材質。本實用新型通過設置支撐層使得溝槽隔離結構的絕緣介質具有凸出于襯底的凸起部，并通過對該凸起部的周側形成側壁延伸部及側壁保護部，側壁保護部與絕緣介質的材質不同而具有較高的刻蝕選擇比，從而可以對絕緣介質進行保護，減小或者避免絕緣介質的側腐蝕。

技術領域

本實用新型屬于集成電路設計制造領域，特別是涉及一種溝槽隔離結構及其制作方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件為了達到更快的運算速度、更大的信息存儲量以及更多的功能，半導體芯片向更高集成度方向發展，即半導體器件的特征尺寸(CD， Critical Dimension)越小，而半導體芯片的集成度越高。目前，半導體集成電路通常包含有源區和位于有源區之間的隔離區，這些隔離區在制造有源器件之前形成。伴隨著半導體工藝進入深亞微米時代，半導體器件的有源區隔離層已大多采用淺溝槽隔離工藝(Shallow Trench Isolation，STI)來制作。

圖1顯示為一種淺溝槽隔離結構(STI)的俯視結構示意圖，圖2顯示為圖1中A-A’處的截面結構示意圖，可以看出，在回刻工藝或后續制造半導體器件的其它刻蝕工藝中，形成于襯底101中的淺溝槽隔離結構(STI)102的側壁可能會發生側腐蝕而形成一側腐蝕槽103，該側腐蝕槽103會導致邊緣漏電等缺陷，降低半導體器件的可靠性。

基于以上所述，提供一種可以有效防止淺溝槽隔離結構(STI)產生側腐蝕槽，從而提高器件可靠性的溝槽隔離結構及其制作方法實屬必要。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種溝槽隔離結構及其制作方法，用于解決現有技術中溝槽隔離結構(STI)的側壁易被腐蝕而導致邊緣漏電等缺陷的問題。

為實現上述目的及其他相關目的，本實用新型提供一種溝槽隔離結構的制作方法，所述制作方法包括：1)提供一襯底，于所述襯底表面至少依次形成氧化物襯墊層和支撐介質層； 2)圖案化刻蝕所述支撐介質層及所述氧化物襯墊層，以于所述支撐介質層及所述氧化物襯墊層形成填充窗口，接續刻蝕所述襯底，以于所述襯底中形成溝槽；3)沉積絕緣介質層，所述絕緣介質層包括填充于所述溝槽的第一絕緣部以及填充于所述填充窗口的第二絕緣部；4)去除所述支撐介質層，使得所述第二絕緣部凸出于所述氧化物襯墊層以形成凸起部；5)沉積隔離介質層，所述隔離介質層包括覆蓋所述氧化物襯墊層的第一表面部、覆蓋所述凸起部的上表面的第二表面部以及覆蓋所述凸起部側壁的側壁保護部，所述隔離介質層與所述氧化物襯墊層具有不同材質；以及6)去除所述隔離介質層的所述第一表面部、所述第二表面部及位于所述第一表面部下方的所述氧化物襯墊層，保留位于所述凸起部的側壁的所述側壁保護部，同時保留位于所述側壁保護部下方的所述氧化物襯墊層以形成側壁延伸部。

優選地，步驟5)沉積介質隔離層的方法包括原子層沉積。

進一步地，所述原子層沉積的氣體源包括Si₃Cl₄及NH₃。

優選地，步驟4)去除所述支撐介質層后，所述凸起部凸出于所述氧化物襯墊層的高度范圍介于5納米～25納米。

優選地，步驟6)采用干法刻蝕去除所述隔離介質層的所述第一表面部、所述第二表面部及位于所述第一表面部下方的所述氧化物襯墊層。