本發明提供SRAM讀寫跟蹤電路及方法、字線電壓調制裝置、系統及方法。SRAM字線電壓調制裝置包括：SRAM讀寫跟蹤電路，其包括用于進行讀測試和寫測試的一個以上的測試用SRAM單元；以及字線電壓調制電路，在測試模式下，所述字線電壓調制電路生成一個以上測試用字線電壓，并輸出到所述SRAM讀寫跟蹤電路，所述SRAM讀寫跟蹤電路在每個所述測試用字線電壓下分別進行讀測試和寫測試，并按照每個測試用字線電壓輸出表示所述測試用SRAM單元的讀測試和寫測試成功與否的測試結果，在普通讀寫模式下，所述字線電壓調制電路根據所述SRAM讀寫跟蹤電路的測試結果來生成調制字線電壓。

技術領域

本發明涉及集成電路存儲器基本電路設計領域，更具體而言，涉及SRAM讀寫跟蹤電路、SRAM讀寫跟蹤方法、SRAM字線電壓調制裝置、SRAM字線電壓調制系統及SRAM字線電壓調制方法。

背景技術

隨著集成電路的不斷發展，制造工藝不斷改進，晶體管尺寸減小，進入16nmFinfet工藝條件。由于工藝的要求，靜態隨機存儲器(SRAM)的單元(cell)尺寸的設計要求不再可調，PMOS和NMOS均為固定，僅有1:1:1、1:2:2(表示Fin的數量之比)幾種cell可選。

在傳統晶體管結構中，控制電流通過的閘門，只能在閘門的一側控制電路的接通與斷開，屬于平面的架構相對于平面工藝，可以將讀寫調整到較為平衡的狀態。與此不同，在Finfet的架構中，閘門成類似魚鰭的叉狀3D架構，可于電路的兩側控制電路的接通與斷開，Finfet讀寫的能力處于極可能較為不平衡的狀態，存在容易發生讀噪聲和寫入失敗的問題，使其良率受到影響。對于上述的讀操作中的存儲單元的讀噪聲的問題，現有技術中，采用字線降壓技術來作為改善存儲單元讀噪聲的方法，對于上述的寫操作中的存儲單元的寫入失敗的問題，現有技術中，采用字線升壓技術來作為改善存儲單元寫能力的方法。然而，上述的字線降壓技術和字線升壓技術是固定調節，無法根據存儲單元本身的情況自調節。

發明內容

發明要解決的課題

本發明是鑒于現有技術的SRAM存儲單元存在的上述問題而做出的，其目的在于提供一種能夠自動產生一個更為合理的字線電壓值，使得讀噪聲和寫能力均能接受，平衡讀寫能力的SRAM讀寫跟蹤電路、SRAM讀寫跟蹤方法、SRAM字線電壓調制裝置、SRAM字線電壓調制系統及SRAM字線電壓調制方法。

用于解決課題的手段

為了解決上述問題，本發明的技術方案1提供一種SRAM讀寫跟蹤電路，其特征在于，上述SRAM讀寫跟蹤電路包括用于進行讀測試和寫測試的一個以上的測試用SRAM單元，在從外部對上述測試用SRAM單元依次施加一個以上的測試用字線電壓時，上述SRAM讀寫跟蹤電路在每個上述測試用字線電壓下分別進行讀測試和寫測試，并按照每個測試用字線電壓輸出表示上述測試用SRAM單元的讀測試和寫測試成功與否的測試結果。

優選地，在上述SRAM讀寫跟蹤電路中，其特征在于，上述SRAM讀寫跟蹤電路在每一測試用字線電壓下，在上述測試用SRAM單元的讀測試和寫測試都成功的情況下，輸出讀寫成功信號，否則輸出讀寫失敗信號。

優選地，在上述SRAM讀寫跟蹤電路中，其特征在于，上述測試用SRAM單元兼用于讀測試和寫測試，上述SRAM讀寫跟蹤電路在每一測試用字線電壓下，針對上述測試用SRAM單元的每一個分別進行讀測試和寫測試。

優選地，在上述SRAM讀寫跟蹤電路中，其特征在于，上述測試用SRAM單元分為專用于進行讀測試的讀測試用SRAM單元、和專用于進行寫測試的寫測試用SRAM單元，上述SRAM讀寫跟蹤電路在每一測試用字線電壓下，針對上述讀測試用SRAM單元進行讀測試，并針對上述寫測試用SRAM單元進行寫測試。