本發明提出一種新型可編程門陣列——可編程計算陣列封裝。它含有至少一可編程計算芯片和一可編程邏輯芯片。可編程計算芯片含有多個可編程計算單元，每個可編程計算單元含有多個印錄存儲陣列，每個印錄存儲陣列存儲一基本函數庫的查找表（LUT）。可編程計算芯片和可編程邏輯芯片垂直堆疊，并通過芯片間連接電耦合。

技術領域

本發明涉及集成電路領域，更確切地說，涉及可編程門陣列。

背景技術

可編程門陣列屬于半定制集成電路，即通過后端工藝或現場編程，實現對邏輯電路的定制化。美國專利4,870,302披露了一種可編程門陣列。它含有多個可編程邏輯單元（configurable logic element，或configurable logic block）和可編程連接（configurable interconnect，或programmable interconnect）。其中，可編程邏輯單元在設置信號控制下可以選擇性地實現移位、邏輯非、AND（邏輯與）、OR（邏輯和）、NOR（和非）、NAND（與非）、XOR（異或）、+（算術加）、-（算術減）等功能；可編程連接在設置信號控制下可以選擇性地實現兩條互連線之間的連接、斷開等功能。

目前，很多應用均涉及復雜數學函數的計算。復雜數學函數的例子包括超越函數，如指數（exp）、對數（log）、三角函數（sina、cos）以及它們的組合等。為了保證執行速度，高性能應用要求用硬件來實現復雜數學函數。在現有的可編程門陣列中，復雜數學函數均通過來固化計算單元來實現。這些固化計算單元為硬核（hard block）的一部分，其電路已經固化、不能對其進行再配置。很明顯，固化計算單元將限制可編程門陣列的進一步應用。為了克服這個困難，本發明將可編程門電路的概念推廣，使固化計算單元可編程化。具體說來，可編程門電路除了含有可編程邏輯單元以外，還含有可編程計算單元。該可編程計算單元可以選擇性地實現多種基本函數中的一種。

發明內容

本發明的主要目的是推廣可編程門電路在復雜數學計算領域的應用。

本發明的另一目的是提供一種可編程計算電路，不僅其邏輯功能可以被定制，其計算功能也可以被定制。

本發明的另一目的是提供一種計算能力更靈活、更強大的可編程門陣列。

為了實現這些以及別的目的，本發明提出一種新型可編程門陣列——可編程計算陣列封裝。它含有至少一可編程計算芯片和一可編程邏輯芯片。可編程計算芯片含有多個可編程計算單元，每個可編程計算單元含有多個印錄存儲陣列，每個印錄存儲陣列存儲一基本函數庫的查找表（LUT）。可編程計算芯片和可編程邏輯芯片垂直堆疊，并通過芯片間連接電耦合。

對于高性能可編程計算單元來說，三維印錄存儲器（three-dimensional printedmemory，簡稱為3D-P，參見中國專利201280042212.5）尤其適合存儲LUT。3D-P是三維存儲器（three-dimensional memory，簡稱為3D-M，參見中國專利98119572.5）的一種，其存儲的信息是在工廠生產過程中采用采用印刷方式錄入的（印錄法，如光刻、納米壓印等手段）錄入的。這些信息永久固定，出廠后不能改變。由于3D-P存儲元不需要實現電編程，它可以比三維可寫存儲器（three-dimensional writable memory，簡稱為3D-W）承受更大的讀電壓和讀電流。因此，3D-P的讀速度遠快于3D-W。

除了可編程計算單元，可編程計算陣列封裝還含有多個可編程邏輯單元和可編程連接。復雜數學函數是基本函數（包括log、exp、sin、cos、sqrt、cbrt、tan、atan等）的一種組合。在其實現過程中，復雜數學函數首先被分解為多個基本函數。然后針對每個基本函數設置對應的可編程計算單元，使其實現相應的基本函數。最后，通過設置可編程邏輯單元和可編程連接，實現所需的復雜數學函數。