本發明公開了一種低功耗時序電路的構建方法，依據電路系統的狀態轉換特性，構建自控觸發器，并利用自控觸發器構建低功耗時序電路，消除電路系統中存在的冗余時鐘信號，降低系統功耗，提升電路整體性能；步驟包括：畫出系統電路的狀態轉換圖；由狀態轉換圖得到電路中各觸發器的行為功能表；由行為功能表得到各觸發器的時鐘信號分析表；根據時鐘信號分析表構建自控觸發器；以自控觸發器構建新的電路，測試電路功能，給出新的時鐘信號分析表。本發明完全抑制了保持0與保持1狀態的冗余時鐘信號，同時有效的釋放了α躍變與β躍變的時鐘信號，能全面消除電路系統中的冗余時鐘信號，保證電路系統功能的正確性，降低系統功耗，提高系統安全性與穩定性。

技術領域

本發明涉及一種時序電路，尤其涉及一種低功耗時序電路的構建方法。

背景技術

隨著微電子技術與集成電路技術的飛速發展，芯片的集成度和工作速度不斷提升，電路的功耗也在不斷增大，過大的功耗不僅消耗了大量電能，而且會導致芯片過熱，降低了電路的穩定性及使用壽命，越來越突出的功耗問題，已經成為超大規模集成電路繼續發展的一個重大障礙。對CMOS電路的整體功耗進行分析發現，時鐘信號是時序電路中存在的唯一始終變化的信號，它在每一個周期要跳變兩次，而且需要驅動大量的負載，是電路中節點電容充放電的主要來源，研究表明，時鐘信號消耗的功率占了系統功耗的15%到45%。

門控時鐘技術就是通過各種方法消除時鐘信號的這種冗余行為達到優化電路降低功耗的目的，目前門控時鐘技術的研究主要有以下兩個方面：（1）以異步時序電路的設計思想為指導，尋求以各種優化算法快速準確的尋找出電路系統中各個觸發器的冗余時鐘信號，探索門控電路與觸發器驅動方程之間的關系，以期實現在降低電路系統功耗的同時達到優化電路結構的目的。此類門控時鐘技術以各種優化算法為核心，其主要代表有時鐘樹分析法，行為卡諾圖法，迭代法等多種分析設計方法，成功的解決了一些電路的低功耗設計問題，然而，隨著系統電路結構復雜度的增加，門控電路的復雜度也將急劇增加，過于復雜的門控函數不但會降低系統電路的最高工作頻率，帶來額外的附加功耗，同時也會加大系統電路產生競爭-冒險的風險，所以對于門控代價過高的冗余時鐘不得不放行，無法再有效的降低系統電路的整體功耗。（2）以D型觸發器的傳輸延時特性為設計基礎，引入電路反饋的思想，在觸發器的輸出和輸入之間構建獨立的比較反饋電路，實現自動檢測及封鎖觸發器的冗余時鐘，達到降低電路系統功耗的目的。其基本控制電路有三種形式，XOR門結構，NAND門結構及OR門結構。對以上三種基本門控電路研究發現，這些電路雖然結構形式簡單，但是仍舊會產生一些額外的附加功耗，而且在電路系統中也并不是每個觸發器都存在著冗余時鐘，或者一些觸發器在工作中只存在著很少量的冗余時鐘，所以如果簡單的將所有觸發器都配置了控制電路，就有可能因為大量使用門控電路引入不必要的附加功耗。

發明內容

為了解決現有技術中存在的不足，本發明的目的在于提供一種低功耗時序電路的構建方法，將兩種門控技術結合，以行為卡諾圖的設計理念為基礎，合理的在系統中分配門控電路，實現盡可能的降低系統功耗，全面優化電路的目的。

為了解決現有技術中存在的不足，本發明的目的在于提供一種低功耗時序電路的構建方法，將兩種門控技術結合，以行為卡諾圖的設計理念為基礎，合理的在系統中分配門控電路，實現盡可能的降低系統功耗，全面優化電路的目的。

為達到上述目的，本發明所采用的技術手段是：一種低功耗時序電路的構建方法，依據電路系統的狀態轉換特性，構建自控觸發器，并利用自控觸發器構建低功耗時序電路，消除電路系統中存在的冗余時鐘信號，降低系統功耗，提升電路整體性能，具體包含以下幾個步驟：

（1）畫出系統電路的狀態轉換圖；

（2）由狀態轉換圖得到電路中各觸發器的行為功能表；

（3）由行為功能表得到各觸發器的時鐘信號分析表；

（4）根據時鐘信號分析表構建自控觸發器；