[發明專利]一種低功耗時序電路的構建方法在審
| 申請號： | 201810119107.6 | 申請日： | 2018-02-06 |
| 公開（公告）號： | CN108011627A | 公開（公告）日： | 2018-05-08 |
| 發明（設計）人： | 王潤澤;董坤;陳宇;桂林;王濤;陶媛勤 | 申請（專利權）人： | 王潤澤 |
| 主分類號： | H03K19/00 | 分類號： | H03K19/00;H03K19/20 |
| 代理公司： | 北京華識知識產權代理有限公司 11530 | 代理人： | 李浩 |
| 地址： | 235000 安徽省淮北市*** | 國省代碼： | 安徽;34 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 功耗 時序電路 構建 方法 | ||
1.一種低功耗時序電路的構建方法，其特征在于：依據電路系統的狀態轉換特性，構建自控觸發器，并利用自控觸發器構建低功耗時序電路，消除電路系統中存在的冗余時鐘信號，降低系統功耗，提升電路整體性能，具體包含以下幾個步驟：
（1）畫出系統電路的狀態轉換圖；
（2）由狀態轉換圖得到電路中各觸發器的行為功能表；
（3）由行為功能表得到各觸發器的時鐘信號分析表；
（4）根據時鐘信號分析表構建自控觸發器；
（5）以自控觸發器構建新的電路，測試電路功能，給出新的時鐘信號分析表。
2.根據權利要求1所述的低功耗時序電路，其特征在于：所述自控觸發器包括異或門、與門和D觸發器，所述異或門的輸入端A接D觸發器的D腳，異或門的輸入端B接D觸發器的輸出Q腳，異或門的輸出端Y接與門的輸入端A，與門的輸入端B接時鐘CLK端子，與門輸出端Y接D觸發器的CP端并引出CLKXOR輸出端子，D觸發器的復位端連接CLR輸入端子，D觸發器的輸出端Q連接Q輸出端子，D觸發器的輸出端Q非連接Q非輸出端子。
3.根據權利要求2所述的低功耗時序電路，其特征在于：所述以自控觸發器構建新的電路是指：由對應位數數量的自控觸發器連接構成電路，將對應位數數量的N個自控觸發器的CLK端接時鐘CLK端子，第一級自控觸發器的Q輸出端接下一級自控觸發器的D端，同時作為該級的輸出端連接該級輸出端子，該級的CLKXOR輸出端子輸出CLK
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于王潤澤，未經王潤澤許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/201810119107.6/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：管路排空結構及包括其的空氣調節系統
- 下一篇：一種暖宮促孕的中草藥組合物
