[發(fā)明專利]一種降低快閃存儲器比特錯誤率的方法在審
| 申請?zhí)枺?/td> | 201810030688.6 | 申請日: | 2018-01-12 |
| 公開(公告)號: | CN108108265A | 公開(公告)日: | 2018-06-01 |
| 發(fā)明(設(shè)計)人: | 許豪江;李庭育;魏智汎;黃中柱 | 申請(專利權(quán))人: | 江蘇華存電子科技有限公司 |
| 主分類號: | G06F11/10 | 分類號: | G06F11/10 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 226300 江蘇*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 閃存芯片 閃存 閃存控制裝置 指令控制裝置 比特錯誤率 快閃存儲器 調(diào)整電壓 讀取電壓 讀取指令 相鄰頁面 總線連接 耦合效應(yīng) 比特率 抹除 寫入 | ||
本發(fā)明公開了一種降低快閃存儲器比特錯誤率的方法,包括閃存控制裝置和多個閃存芯片,閃存控制裝置通過總線連接多個閃存芯片,閃存控制裝置內(nèi)設(shè)有閃存指令控制裝置和調(diào)整電壓裝置,閃存指令控制裝置可以對閃存芯片寫入、抹除和讀取指令,調(diào)整電壓裝置可以調(diào)整閃存芯片電壓,本發(fā)明提供一種方法依靠調(diào)整讀取電壓減少閃存錯誤比特率或減少閃存相鄰頁面之間的耦合效應(yīng)。
技術(shù)領(lǐng)域
本發(fā)明涉及閃存技術(shù)領(lǐng)域,具體為一種降低快閃存儲器比特錯誤率的方法。
背景技術(shù)
閃存是一種非揮發(fā)性固態(tài)存儲裝置,可電擦除和重新寫入,是一種特定類型的電可擦除可寫入只讀存儲器(EEPROM)裝置。傳統(tǒng)的快閃存儲器將單個信息存儲在每個存儲單元中,使得每個存儲單元可以被編程以假設(shè)兩種可能狀態(tài)。傳統(tǒng)的閃存,因此通常被稱為單級單元(SLC)閃存或單個單元(SBC)閃存存儲器?,F(xiàn)代快閃存儲器能夠在每個存儲單元中存儲兩個或多個信息位,使得每個存儲單元可以被編程以假定有兩種以上的可能狀態(tài)。現(xiàn)代的閃存,因此通常被稱為多級單元(MLC)閃存或多點單元(MBC)快閃存儲器。
在多級單元(MLC)閃存存儲器中,不同狀態(tài)的數(shù)據(jù)被寫入到閃存的浮動閘。由于浮動閘的電荷具體地確定相應(yīng)的閾值電壓,因此可以根據(jù)其不同的閾值電壓從多級單元閃速存儲器讀取數(shù)據(jù)。由于存儲單元中的變化在制造、操作或根據(jù)其他因素,每個狀態(tài)的閾值電壓不是一個定值,而是一個范圍。當(dāng)讀出閃存時,將電池的閾值電壓與讀取電壓進(jìn)行比較,以確定其狀態(tài)。
讀取來自傳統(tǒng)多級單元閃存的數(shù)據(jù)的讀取電壓是恒定的。然而在實踐中,閾值電壓分布可能偏移,在閃存已經(jīng)受到預(yù)定數(shù)量的寫入/擦除周期或預(yù)定的數(shù)據(jù)保留時間之后。此外,由于相鄰頁引起的耦合效應(yīng),分布可能充分?jǐn)U大,使得相鄰狀態(tài)可能部分重疊。例如,具有讀取電壓閥值0的初始分布A在長時間不經(jīng)過寫入/擦除周期之后可能遭受保留問題,因此以新的讀取電壓閥值1向下漂移到移位分布B。此外移位分布B的相鄰狀態(tài)部分重疊,導(dǎo)致錯誤位。如果重疊的范圍很大,糾錯控制(ECC)可能無法糾正錯誤位。
針對傳統(tǒng)的MLC和SLC閃存可能導(dǎo)致讀取錯誤由于耦合效應(yīng),出現(xiàn)需要提出了一些新的降低快閃存儲器的比特錯誤率的方案。在上述的觀點,這是本發(fā)明的一個目的是提供一種方法的為減少閃存錯誤比特率或減少閃存相鄰頁面之間的耦合效應(yīng)。
讀取相鄰頁,如果相鄰頁是干擾頁,則設(shè)置觸發(fā)標(biāo)記。至少兩個不同的讀取電壓從相鄰頁讀取數(shù)據(jù)至少兩次。與原始頁和相鄰頁相關(guān)聯(lián)的閾值電壓分布是根據(jù)讀取數(shù)據(jù)和標(biāo)志傳送的。具體來說,閾值電壓分布的最右邊部分是轉(zhuǎn)左,或閾值電壓分布的左邊部分轉(zhuǎn)移向右根據(jù)讀取的數(shù)據(jù)使用初始讀取電壓,讀取數(shù)據(jù)使用向后讀取電壓,讀取的數(shù)據(jù)使用了讀取電壓和旗幟。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種降低快閃存儲器比特錯誤率的方法,以解決上述背景技術(shù)中提出的問題。
為實現(xiàn)上述目的,本發(fā)明提供如下技術(shù)方案:一種降低快閃存儲器比特錯誤率的方法,包括閃存控制裝置和多個閃存芯片,所述閃存控制裝置通過總線連接多個閃存芯片,所述閃存控制裝置內(nèi)設(shè)有閃存指令控制裝置和調(diào)整電壓裝置,所述閃存指令控制裝置對閃存芯片寫入、抹除和讀取指令,所述調(diào)整電壓裝置調(diào)整閃存芯片電壓。
優(yōu)選的,多個閃存芯片包括第一閃存芯片、第二閃存芯片、第三閃存芯片和第N閃存芯片,N為大于3的整數(shù),所述閃存芯片內(nèi)有1024個塊,每個塊有256個頁,每個頁有32個扇形組合而成。
優(yōu)選的,包括以下步驟:
A、讀取命令請求閃存;
B、利用錯誤檢查讀取數(shù)據(jù);如果閱讀通過數(shù)據(jù)錯誤校驗,則跳轉(zhuǎn)步驟F;否則,找尋最佳讀取閃存電壓;
C、之后再次讀取閃存電壓,使用搜索后的讀取電壓代替默認(rèn)讀取電壓;
D、如果通過數(shù)據(jù)錯誤檢查,則跳轉(zhuǎn)步驟F,否則跳轉(zhuǎn)步驟E;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于江蘇華存電子科技有限公司,未經(jīng)江蘇華存電子科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/201810030688.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





