一種儲(chǔ)存系統(tǒng)與儲(chǔ)存方法，儲(chǔ)存方法包含：儲(chǔ)存一重試表，該重試表中記載多個(gè)錯(cuò)誤型態(tài)樣板，其中，該些錯(cuò)誤型態(tài)樣板包含多個(gè)錯(cuò)誤型態(tài)；讀取儲(chǔ)存于一快閃記憶體的一數(shù)據(jù)；當(dāng)該控制電路于讀取該數(shù)據(jù)發(fā)生一存取錯(cuò)誤時(shí)，通過一控制電路讀取該重試表，依據(jù)該些錯(cuò)誤型態(tài)樣板依序進(jìn)行測(cè)試以判斷該存取錯(cuò)誤的一當(dāng)前錯(cuò)誤型態(tài)，并依據(jù)該當(dāng)前錯(cuò)誤型態(tài)，以進(jìn)行一調(diào)整存取動(dòng)作。藉此達(dá)到在儲(chǔ)存系統(tǒng)發(fā)生錯(cuò)誤時(shí)，提升反應(yīng)速度，并提供修復(fù)機(jī)制，進(jìn)而增加整體效能的功效。

技術(shù)領(lǐng)域

本發(fā)明涉及一種儲(chǔ)存系統(tǒng)與儲(chǔ)存方法，且特別涉及一種適用于快閃記憶體的儲(chǔ)存系統(tǒng)與儲(chǔ)存方法。

背景技術(shù)

快閃記憶體是一種允許在操作中被多次抹除數(shù)據(jù)或?qū)懭霐?shù)據(jù)的記憶體。快閃記憶體將數(shù)據(jù)儲(chǔ)存在由浮柵晶體管組成的記憶單元陣列內(nèi)，在單階儲(chǔ)存單元(Single-levelcell,SLC)裝置中，每個(gè)單元只儲(chǔ)存1位元的信息。而多階儲(chǔ)存單元(Multi-level cell,MLC)裝置則利用多種電荷值的控制，讓每個(gè)單元可以儲(chǔ)存1位元以上(例如為2位元)的數(shù)據(jù)。

然而，快閃記憶體具有抹寫循環(huán)的次數(shù)限制，或是所使用的快閃記憶體讀取方式隨著時(shí)間的推移，導(dǎo)致在同一區(qū)塊中或其相近的記憶單元的內(nèi)容改變，而使得數(shù)據(jù)被存取時(shí)發(fā)生錯(cuò)誤。

因此，如何提供一種在儲(chǔ)存系統(tǒng)發(fā)生錯(cuò)誤時(shí)，能夠有較良好的反應(yīng)速度，進(jìn)而增加整體效能的儲(chǔ)存系統(tǒng)及儲(chǔ)存方法，已成為本領(lǐng)域急待改進(jìn)的問題之一。

發(fā)明內(nèi)容

為解決上述的問題，本發(fā)明的一目的在于提供一種儲(chǔ)存系統(tǒng)，其特征在于，包含：一快閃記憶體及控制器。控制器包含一儲(chǔ)存裝置及一控制電路。控制器耦接于快閃記憶體。儲(chǔ)存裝置用以儲(chǔ)存一重試表。重試表中記載多個(gè)錯(cuò)誤型態(tài)樣板。其中，錯(cuò)誤型態(tài)樣板包含多個(gè)預(yù)設(shè)錯(cuò)誤型態(tài)。控制電路用以讀取儲(chǔ)存于快閃記憶體的一數(shù)據(jù)，當(dāng)控制電路于讀取數(shù)據(jù)發(fā)生一存取錯(cuò)誤時(shí)，控制電路讀取重試表，依據(jù)錯(cuò)誤型態(tài)樣板依序進(jìn)行測(cè)試，以判斷存取錯(cuò)誤的一當(dāng)前錯(cuò)誤型態(tài)，并依據(jù)當(dāng)前錯(cuò)誤型態(tài)，以進(jìn)行一調(diào)整存取動(dòng)作。

本發(fā)明的另一目的在于提供一種儲(chǔ)存方法，其包含：儲(chǔ)存一重試表，此重試表中記載多個(gè)錯(cuò)誤型態(tài)樣板，其中，錯(cuò)誤型態(tài)樣板包含多個(gè)錯(cuò)誤型態(tài)；讀取儲(chǔ)存于一快閃記憶體的一數(shù)據(jù)；當(dāng)控制電路于讀取數(shù)據(jù)發(fā)生一存取錯(cuò)誤時(shí)，通過一控制電路讀取重試表，依據(jù)錯(cuò)誤型態(tài)樣板依序進(jìn)行測(cè)試，以判斷存取錯(cuò)誤的一當(dāng)前錯(cuò)誤型態(tài)，并依據(jù)當(dāng)前錯(cuò)誤型態(tài)，以進(jìn)行一調(diào)整存取動(dòng)作。

綜上所述，本發(fā)明所示的儲(chǔ)存系統(tǒng)與儲(chǔ)存方法可通過重試表，事先定義好各種錯(cuò)誤型態(tài)樣板，當(dāng)發(fā)生數(shù)據(jù)存取錯(cuò)誤時(shí)，控制電路可以依序測(cè)試重試表中的每一組電壓飄移值，直到測(cè)試到與當(dāng)前錯(cuò)誤型態(tài)所對(duì)應(yīng)的電壓飄移值為止，依據(jù)此組電壓飄移值所對(duì)應(yīng)的錯(cuò)誤型態(tài)樣板，以進(jìn)行對(duì)應(yīng)的調(diào)整存取動(dòng)作，例如，修復(fù)數(shù)據(jù)并將修復(fù)后的數(shù)據(jù)搬移至其他記憶區(qū)塊，以避免使用壞損的記憶區(qū)塊；或是將修復(fù)后的數(shù)據(jù)搬移到快取記憶體，以減低快閃記憶體的存取負(fù)載；又或是依據(jù)調(diào)整后的存取電壓值，以讀取數(shù)據(jù)，藉此當(dāng)讀取到此數(shù)據(jù)時(shí)，控制電路可直接以調(diào)整后的存取電壓值讀取此數(shù)據(jù)，降低再次查詢重試表的次數(shù)。因此，本發(fā)明可達(dá)到在儲(chǔ)存系統(tǒng)發(fā)生錯(cuò)誤時(shí)，提升反應(yīng)速度，并提供修復(fù)機(jī)制，進(jìn)而增加整體效能。

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。

附圖說明

為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附的附圖的說明如下：

圖1為根據(jù)本發(fā)明的一實(shí)施例繪示一種儲(chǔ)存系統(tǒng)的方框圖；

圖2為根據(jù)本發(fā)明的一實(shí)施例繪示一種儲(chǔ)存方法的流程圖；

圖3A～圖3D為根據(jù)本發(fā)明的一實(shí)施例繪示一種電壓飄移的示意圖；

圖4為根據(jù)本發(fā)明的一實(shí)施例繪示一種調(diào)整存取動(dòng)作的示意圖；以及。

圖5為根據(jù)本發(fā)明的一實(shí)施例繪示一種調(diào)整存取動(dòng)作的示意圖。