[發(fā)明專利]復(fù)位閾值電平可變的上電復(fù)位電路有效
| 申請?zhí)枺?/td> | 201711043141.1 | 申請日： | 2017-10-31 |
| 公開（公告）號： | CN107707232B | 公開（公告）日： | 2023-04-25 |
| 發(fā)明（設(shè)計）人： | 張煜彬;李鵬;陳寧;袁文師;羅賽 | 申請（專利權(quán)）人： | 上海貝嶺股份有限公司 |
| 主分類號： | H03K17/22 | 分類號： | H03K17/22;G06F1/24 |
| 代理公司： | 上海弼興律師事務(wù)所 31283 | 代理人： | 薛琦;羅朗 |
| 地址： | 200233 *** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 復(fù)位 閾值 電平 可變 電路 | ||
1.一種復(fù)位閾值電平可變的上電復(fù)位電路，其特征在于，包括第一電阻、第二電阻、第三電阻、第四電阻、第一PMOS管、第二PMOS管、第一三極管、第二三極管、第三三極管和第一復(fù)位輸出端；
所述第一電阻的一端分別與所述第一PMOS管的源極、所述第二PMOS管的源極、電源正極連接，所述第一電阻的另一端分別與所述第二電阻的一端、所述第三電阻的一端、所述第二三極管的基極連接，所述第二電阻的另一端分別與所述第一三極管的基極、所述第三三極管的集電極、所述第三三極管的基極連接，所述第三電阻的另一端與電源負(fù)極連接，所述第一PMOS管的柵極分別與所述第一PMOS管的漏極、所述第二PMOS管的柵極、所述第一三極管的集電極連接，所述第二PMOS管的漏極分別與所述第二三極管的集電極、所述第一復(fù)位輸出端連接，所述第四電阻的一端分別與所述第一三極管的發(fā)射極、所述第二三極管的發(fā)射極連接，所述第四電阻的另一端與電源負(fù)極連接。
2.如權(quán)利要求1所述的復(fù)位閾值電平可變的上電復(fù)位電路，其特征在于，所述第一三極管的發(fā)射極面積為所述第二三極管的發(fā)射極面積的N倍，所述N為整數(shù)，且N≥2。
3.如權(quán)利要求2所述的復(fù)位閾值電平可變的上電復(fù)位電路，其特征在于，所述復(fù)位閾值電平可變的上電復(fù)位電路還包括施密特觸發(fā)器、反相器和第二復(fù)位輸出端，所述施密特觸發(fā)器的輸入端與所述第一復(fù)位輸出端連接，所述施密特觸發(fā)器的輸出端與所述反相器的輸入端連接，所述反相器的輸出端與所述第二復(fù)位輸出端連接。
4.如權(quán)利要求3所述的復(fù)位閾值電平可變的上電復(fù)位電路，其特征在于，所述施密特觸發(fā)器包括第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；
所述第三PMOS管的柵極分別與所述第一NMOS管的柵極連接后作為所述施密特觸發(fā)器的輸入端，所述第三PMOS管的源極、所述第四PMOS管的源極、所述第五PMOS管的源極均與電源正極連接，所述第三PMOS管的漏極分別與所述第一NMOS管的漏極、所述第四PMOS管的柵極、所述第二NMOS管的柵極、所述第五PMOS管的漏極、所述第三NMOS管的漏極連接，所述第四PMOS管的漏極分別與所述第二NMOS管的漏極、所述第五PMOS管的柵極、所述第三NMOS管的柵極連接后作為所述施密特觸發(fā)器的輸出端。
5.如權(quán)利要求3或4所述的復(fù)位閾值電平可變的上電復(fù)位電路，其特征在于，所述反相器包括第六PMOS管和第四NMOS管；
所述第六PMOS管的柵極分別與所述第四NMOS管的柵極連接后作為所述反相器的輸入端，所述第六PMOS管的源極與電源正極連接，所述第六PMOS管的漏極與所述第四NMOS管的漏極連接后作為所述反相器的輸出端，所述第四NMOS管的源極與電源負(fù)極連接。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海貝嶺股份有限公司，未經(jīng)上海貝嶺股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/201711043141.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
