本發明公開了一種半導體裝置及其制造方法。該方法包括：提供半導體結構，該半導體結構包括：半導體襯底；在半導體襯底上的多個半導體鰭片，該多個半導體鰭片包括：間隔開的第一半導體鰭片和第二半導體鰭片；在每個半導體鰭片周圍的溝槽和填充溝槽的溝槽絕緣物層，該溝槽絕緣物層的上表面與該半導體鰭片的上表面基本齊平；對第一半導體鰭片執行第一抗穿通摻雜以形成第一抗穿通區域；然后去除該第二半導體鰭片的一部分以形成凹陷；以及在該凹陷中且在第二半導體鰭片的剩余部分上形成具有第二抗穿通區域的外延層。本發明可以降低由于擴散可能造成的第一抗穿通摻雜的摻雜物對第二半導體鰭片摻雜的可能性，提高器件性能。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體裝置及其制造方法。

背景技術

隨著MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應晶體管)器件的尺寸逐漸減小，短溝道效應(the short channel effect，簡稱為SCE)成為一個關鍵問題。FinFET(Fin Field Effect Transistor，鰭片式場效應晶體管)器件對溝道電荷顯示出比較好的柵極控制能力，從而可以進一步縮小CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)器件的尺寸。

目前，為了防止FinFET器件的源極和漏極穿通，需要對半導體鰭片進行抗穿通注入(the anti-punch through implantation，該抗穿通注入也可以稱為溝道停止注入)，以在半導體鰭片中形成抗穿通區域。該抗穿通注入工藝對FinFET器件非常重要，其能夠影響FinFET器件的性能。

圖1是示意性地示出現有技術中在半導體鰭片中形成抗穿通區域的過程中一個階段的結構的橫截面圖。如圖1所示，該半導體結構包括用于形成NMOS器件的第一鰭片11和用于形成PMOS器件的第二鰭片12。對第一鰭片11執行用于NMOS器件的第一抗穿通注入101，該第一抗穿通注入需要向鰭片中注入硼，從而在第一鰭片中形成了用于NMOS器件的第一抗穿通區域111。對第二鰭片12執行用于PMOS器件的第二抗穿通注入102，該第二抗穿通注入需要向鰭片中注入砷或磷，從而在第二鰭片中形成了用于PMOS器件的第二抗穿通區域121。

在上述過程中，用于NMOS器件的第一抗穿通注入會有一部分硼可能被注入到STI(Shallow Trench Isolation，淺溝槽隔離)13中，由于用于NMOS器件的第一抗穿通注入比用于PMOS器件的第二抗穿通注入更深，導致有一部分被注入到STI 13中的硼向用于第二鰭片12擴散(如圖1中圓圈處所示)，然后在退火處理之后，被擴散的硼將會摻雜進入用于PMOS器件的第二鰭片12中，從而降低器件性能。例如，硼向第二鰭片12的擴散和摻雜將可能使得PMOS器件的閾值電壓Vt與飽和電流Idast發生變動，導致該PMOS器件與其他鄰近器件的閾值電壓和飽和電流失配或不同，從而影響器件的匹配性能。

此外，也有可能會有一部分用于PMOS器件的第二抗穿通注入的砷或磷向第一鰭片11擴散，只是該砷或磷的擴散作用可能弱一些，但這也可能會降低器件性能。

發明內容

本發明的發明人發現上述現有技術中存在問題，并因此針對所述問題中的至少一個問題提出了一種新的技術方案。

根據本發明的第一方面，提供了一種半導體裝置的制造方法，包括：提供半導體結構，所述半導體結構包括：半導體襯底；在所述半導體襯底上的多個半導體鰭片，所述多個半導體鰭片包括：間隔開的第一半導體鰭片和第二半導體鰭片；在每個所述半導體鰭片周圍的溝槽以及填充所述溝槽的溝槽絕緣物層，其中，所述溝槽絕緣物層的上表面與所述半導體鰭片的上表面基本齊平；對所述第一半導體鰭片執行第一抗穿通摻雜以在所述第一半導體鰭片中形成第一抗穿通區域；在執行所述第一抗穿通摻雜之后，去除所述第二半導體鰭片的一部分以形成凹陷；以及在所述凹陷中且在所述第二半導體鰭片的剩余部分上形成具有第二抗穿通區域的外延層。