背景技術(shù)

本發(fā)明大體上涉及印刷電路板領域，尤其涉及包括厚壁導電通孔的印刷電路板及其制造方法。

電力電子系統(tǒng)(Power electronics systems)通常包括印刷電路板(printed circuit board)以及安裝到所述印刷電路板的多個電子部件。印刷電路板通常包括由導電層形成的多個導電線路(conductive trace)，用于提供電子部件之間的電連接。一些印刷電路板具有多個導電層，包括內(nèi)部導電層和外部導電層。此外，一些印刷電路板包括將兩個或更多個導電層電連接在一起的導電通孔(via)。

電力電子系統(tǒng)的擴大功率密度和小型化需求對導電通孔提出了提高載流容量和效率的要求。

制造具有高載流容量導電通孔的印刷電路板的至少一些已知方法目前無法達到適用于特定應用的最佳水平。例如，至少一些已知方法在單個電鍍過程中，以電鍍或其他方式形成導電通孔，印刷電路板的每個導電通孔在所述單個電鍍過程中形成。當用于形成具有相對較厚側(cè)壁的導電通孔時，如果電刷電路板不再與微間距部件等現(xiàn)有小型化技術(shù)兼容，則電鍍過程可能導致外導電層的厚度增大。此外，當用于形成具有不同通孔側(cè)壁厚度的導電通孔時，已知方法可能導致壁厚相對較薄具有非平面或不規(guī)則表面形態(tài)的通孔，因此在通孔形成之后可能需要額外的加工(例如，平面化)。

此外，需要提供具有厚壁導電通孔的印刷電路板及其制造方法。

發(fā)明內(nèi)容

在一個方面中，本發(fā)明提供一種制造印刷電路板的方法。所述方法包括：提供印刷電路板(PCB)襯底，所述印刷電路板襯底包括至少一個絕緣層以及第一導電層和第二導電層，所述第一導電層和所述第二導電層通過所述至少一個絕緣層彼此隔開；在所述PCB襯底中形成第一導通孔，所述導通孔從所述第一導電層延伸到所述第二導電層，其中所述第一導通孔由所述PCB襯底的第一側(cè)壁限定；在所述PCB襯底中形成第二導通孔，其中所述第二導通孔由所述PCB襯底的第二側(cè)壁限定；以及選擇性地電鍍所述第一側(cè)壁和所述第二側(cè)壁，以分別形成第一通孔和第二通孔，其中所述第一通孔和所述第二通孔具有不同的通孔側(cè)壁厚度。

進一步地，其中選擇性地電鍍所述第一側(cè)壁和所述第二側(cè)壁包括選擇性地電鍍所述第一側(cè)壁和所述第二側(cè)壁，以使所述第一通孔和所述第二通孔中的至少一個通孔具有平均徑向厚度是至少2.5密耳(0.0025英寸)的通孔側(cè)壁，以及平均厚度不超過3.2密耳(0.0032英寸)的導電焊盤。

進一步地，其中選擇性地電鍍所述第一側(cè)壁和所述第二側(cè)壁包括：在形成所述第二導通孔之前，在所述PCB襯底上執(zhí)行第一電鍍工藝，以在所述第一側(cè)壁上沉積第一電鍍層；以及在形成所述第二導通孔之后，在所述PCB襯底上執(zhí)行第二電鍍工藝，以在所述第一電鍍層上沉積第二電鍍層，并且在所述第二側(cè)壁上沉積第三電鍍層。

進一步地，包括基于在所述第一電鍍工藝之后執(zhí)行的至少一個其他電鍍工藝的估計電鍍時間，確定將在所述第一電鍍工藝期間沉積的所述第一電鍍層的徑向厚度。

進一步地，其中執(zhí)行所述第一電鍍工藝和執(zhí)行所述第二電鍍工藝包括沉積所述第一電鍍層和沉積所述第二電鍍層，以使所述第一電鍍層和第二電鍍層的合并徑向厚度是至少2.5密耳(0.0025英寸)。

進一步地，包括：在所述第二電鍍工藝之后在所述PCB襯底中形成第三導通孔，所述第三導通孔由所述PCB襯底的第三側(cè)壁限定；以及在所述PCB襯底上執(zhí)行第三電鍍工藝，以將第四電鍍層沉積在所述第二電鍍層上，第五電鍍層沉積在所述第三電鍍層上，并且將第六電鍍層沉積在所述第三側(cè)壁上。

進一步地，其中所述第一電鍍工藝和所述第二電鍍工藝中的至少一個電鍍工藝包括脈沖電鍍工藝。

進一步地，其中提供印刷電路板(PCB)襯底包括提供PCB襯底，其中所述第一導電層和所述第二導電層中的至少一個導電層被掩模覆蓋，并且其中所述方法進一步包括：在所述第一電鍍工藝之后去除所述掩模；并且其中執(zhí)行所述第二電鍍工藝進一步包括在所述第一導電層和所述第二導電層中的至少一個導電層上形成外電鍍層。

進一步地，其中形成第二導通孔包括形成所述第二導通孔，以使所述第二導通孔從所述第一導電層和所述第二導電層中的至少一個延伸。

進一步地，其中形成所述第一導通孔包括在所述PCB襯底中機械鉆孔出所述第一導通孔，并且其中形成所述第二導通孔包括在所述PCB襯底中機械鉆孔出所述第二導通孔。