技術領域

本發明實施例涉及一種半導體封裝及其制造方法，且特別是涉及一種具有特定結構的貫穿絕緣層孔(through insulator via，TIV)的半導體封裝及其制造方法。

背景技術

集成電路(“integrated circuit，IC”)被納入許多電子裝置中。集成電路封裝能夠將多個集成電路垂直地堆疊于“三維(three-dimensional，3D)”封裝中，以節省印刷電路板(“printed circuit board，PCB”)上的水平面積。替代性封裝技術(被稱作2.5維封裝(2.5D packaging))可使用轉接板(interposer)將一個或多個半導體管芯耦合至印刷電路板。所述轉接板可由例如硅等半導體材料形成。可在轉接板上安裝多個集成電路或其他半導體管芯(其可為異構技術(heterogeneous technology))。

一個或多個半導體管芯上的許多裝置可能會造成電噪聲(electrical noise)及/或通過發射電磁發射(EM emission)而產生電磁(“electromagnetic，EM”)干擾。射頻裝置(RF device)及電感器是會產生電噪聲及電磁干擾的裝置的實例。帶有噪聲的源(例如，射頻裝置)會在導電結構(例如，金屬引線(metal lead))中載送的信號中產生電噪聲。導電引線中的電噪聲可能會影響封裝中的各種其他信號及裝置。帶有噪聲的電信號會在半導體封裝中造成嚴重問題。

發明內容

根據本發明的一些實施例，一種半導體封裝包括第一半導體元件、絕緣層及第二半導體元件。第一半導體元件包括至少一個導電層及至少一個通孔層。絕緣層位于第一半導體元件上方且包括從絕緣層的第一側延伸至絕緣層的第二側的至少一個貫穿絕緣層孔(through insulator via，TIV)。至少一個貫穿絕緣層孔具有導電芯體，且導電芯體包含含銅材料。第二半導體元件位于絕緣層上方且包括至少一個導電層及至少一個通孔層。至少一個貫穿絕緣層孔將第一半導體元件的至少一個通孔層耦合至第二半導體元件的至少一個通孔層。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本公開內容的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1示出根據一些實施例的包括轉接板的2.5維半導體封裝的側視圖。

圖2示出根據一些實施例的三維(3D)半導體封裝的側視圖。

圖3示出根據一些實施例的包括具有接地屏蔽傳輸路徑的轉接板的2.5維半導體封裝。

圖4示出根據一些實施例的形成包括一個或多個貫穿絕緣層孔-銅連接(TIV-Cu connection)的半導體封裝的方法的流程圖。

圖5示出根據一些實施例的具有在載體襯底上形成的第一緩沖層及光熱轉換(light-to-heat conversion，LTHC)層的部分半導體封裝。

圖6示出根據一些實施例的上面沉積有第一金屬層的圖5所示部分半導體封裝。

圖7示出根據一些實施例的上面沉積有貫穿絕緣層通孔光刻膠圖案化層(TIV hole photoresist patterning layer)的圖6所示部分半導體封裝。

圖8示出根據一些實施例的上面沉積有鈦/銅(Ti/Cu)種子層(seed layer)的圖7所示部分半導體封裝。

圖9示出根據一些實施例的具有在一個或多個貫穿絕緣層通孔(TIV hole)中沉積的銅(Cu)層的圖8所示部分半導體封裝。

圖10示出根據一些實施例的在化學機械平面化工藝(chemical-mechanical planarization process)之后的圖9所示部分半導體封裝。

圖11示出根據一些實施例的在光刻膠移除工藝(photoresist removal process)之后的圖10所示部分半導體封裝。

圖12示出根據一些實施例的上面沉積有絕緣層的圖11所示部分半導體封裝。

圖13示出根據一些實施例的上面沉積有接地屏蔽層(ground shielding layer)的圖12所示部分半導體封裝。

圖14示出根據一些實施例的上面沉積有同軸光刻膠圖案化層(coaxial photoresist patterning layer)的圖13所示部分半導體封裝。