本發明描述了一種豎直堆疊的系統級封裝結構。一種封裝包括第一級(125)模制(122)和扇出結構(130)、第三級(185)模制(182)和扇出結構(190)以及在所述第一級(125)和第三級(185)之間的第二級(155)模制(152)和扇出結構(160)。所述第一級(125)模制(122)和扇出結構(130)包括第一級裸片(110)，所述第二級(155)模制(152)和扇出結構(160)包括背對背面向的裸片(142)，其中每個裸片(142)的正表面粘結到再分配層(130,160)，并且所述第三級(185)模制(182)包括第三級裸片(172)。可使用多個第一級模制裸片(110)。所述第一級裸片(110)可為易失性存儲器裸片，所述第二級裸片(142)可為非易失性存儲器裸片，并且所述第三級裸片(172)可為活動裸片。在形成所述豎直堆疊系統級封裝的方法中，可使用承載襯底，隨后除去。

相關專利申請

本申請要求于2015年4月23日提交的美國臨時專利申請序列號62/151,843的優先權權益，該臨時專利申請公開內容全文以引用方式并入本文。

技術領域

本文所述的實施方案涉及半導體封裝。更具體地，實施方案涉及豎直堆疊的系統級封裝(SiP)結構以及制造方法。

背景技術

對便攜式和移動電子設備諸如移動電話、個人數字助理(PDA)、數字相機、便攜式播放器、游戲設備、和其他移動設備的當前市場需求要求將更多性能和特征集成到越來越小的空間中。結果，各種多裸片封裝解決方案諸如系統級封裝(SiP)和堆疊封裝(PoP)變得更加普及，以滿足對較高裸片/部件密度設備的需求。

存在用于將多個裸片布置在SiP中的許多不同的可能。例如，將裸片豎直集成在SiP結構中已演進到2.5D解決方案和3D解決方案。在2.5D解決方案中，多個裸片可在包括通孔以及扇出布線的內插器上粘結倒裝芯片。在3D解決方案中，多個裸片可堆疊在SiP襯底上的彼此的頂部，并且與芯片外引線鍵合或焊料凸塊連接在一起。

在一種實施方式中，存儲器裸片或封裝(例如，動態隨機存取存儲器(DRAM))堆疊在邏輯裸片或封裝(例如，專用集成電路(ASIC)或片上系統(SoC))的頂部上。隨著便攜式和移動電子設備市場不斷進步，存儲器裸片或封裝需要具有較大的存儲能力。

發明內容

在實施方案中，豎直堆疊SiP包括：包封在第一級模制化合物中的第一級裸片；所包封的第一級裸片上的第一再分配層(RDL)；在第一RDL上包括一對背對背疊堆裸片并包封在第二級模制化合物中的第二級裸片疊堆；位于所包封的第二級裸片疊堆上的第二RDL；在第二RDL上并包封在第三級模制化合物中的第三級裸片，其中第三級裸片背面朝向第二RDL；以及位于所包封的第三級裸片上的第三RDL。

根據實施方案，在SiP內實現了裸片的特定取向，這可能是特定封裝方法導致的。在實施方案中，第三RDL直接位于第三級裸片的導電凸塊諸如柱形凸塊上。在實施方案中，第三RDL直接位于第三級裸片的接觸墊上。可利用裸片附接膜將第三級裸片附接到第二RDL。第一級裸片可正面朝向第一RDL，其中第一RDL直接位于第一級裸片的導電凸塊上。根據實施方案，該對背對背堆疊裸片可包括：粘結到第一RDL的第一-第二級裸片，以及第二-第二級裸片，其中第二RDL位于第二-第二級裸片上。例如，可利用焊料將第一-第二級裸片粘結到第一RDL，并且第二RDL可直接位于第二-第二級裸片的導電凸塊(例如柱形凸塊)上。

各級封裝可另外包括導電柱。例如，多個第二級導電柱可從第一RDL延伸至第二RDL，并利用第二級模制化合物包封。類似地，多個第三級導電柱可從第二RDL延伸至第三RDL，并利用第三級模制化合物包封。在實施方案中，多個導電凸塊形成在第三級裸片上第三RDL的相反側上。在實施方案中，多個第一級導電柱延伸穿過第一級模制化合物，并且第二封裝位于第一級模制化合物上并且與多個第一級導電柱電連接和/或由多個第一級導電柱機械支撐。