本發明涉及一種提供多種層疊封裝器件，有利于改良層疊封裝的接合效能。一種層疊封裝器件包括第一封裝結構及第二封裝結構。第一封裝結構包括：第一晶粒；以及位于第一晶粒側邊的多個有源集成扇出型通孔以及多個虛設集成扇出型通孔。第二封裝結構包括：接合至有源集成扇出型通孔的多個有源凸塊；以及接合至虛設集成扇出型通孔的多個虛設凸塊。位于第一晶粒的第一側的有源集成扇出型通孔及虛設集成扇出型通孔的總數目實質上相同于位于第一晶粒的第二側的有源集成扇出型通孔及虛設集成扇出型通孔的總數目。

技術領域

本發明是涉及一種層疊封裝器件及其形成方法。

背景技術

近年來，由于各種電子構件(例如晶體管、二極管、電阻器、電容器等)的積集度不斷提升，半導體工業因而快速成長。這種積集度的提升，大多是因為最小特征尺寸的持續縮小，因而允許將更多的構件整合在一特定的區域中。

相較于先前的封裝件，這些尺寸較小的電子構件占據較小的面積，因而需要較小的封裝件。用于半導體的封裝件的類型的實例包括四方扁平封裝(quad flat pack；QFP)、針格陣列(pin grid array；PGA)、球格陣列(ball grid array；BGA)、覆晶(flip chip；FC)、三維集成電路(three dimensional integrated circuit；3DIC)、晶圓級封裝(waferlevel package；WLP)以及層疊封裝器件(package on package device；PoP device)。在半導體晶圓級上將晶粒置放于晶粒上來制備一些三維集成電路。由于堆棧晶粒之間的內聯機長度的減少，這些三維集成電路提供了改良的積集密度以及其他優勢，例如較快的速度和較高的帶寬等。然而，仍存在許多與三維集成電路相關的挑戰。

發明內容

根據本發明的一些實施例，一種層疊封裝器件包括第一封裝結構及第二封裝結構。第一封裝結構包括：第一晶粒；以及位于第一晶粒側邊的多個有源集成扇出型通孔(active through integrated fan-out vias；active through InFO vias)以及多個虛設集成扇出型通孔(dummy through InFO vias)。第二封裝結構包括：接合至有源集成扇出型通孔的多個有源凸塊；以及接合至虛設集成扇出型通孔的多個虛設凸塊。位于第一晶粒的第一側的有源集成扇出型通孔以及虛設集成扇出型通孔的總數目實質上相同于位于第一晶粒的第二側的有源集成扇出型通孔以及虛設集成扇出型通孔的總數目。

附圖說明

圖1A至圖1G為根據一些實施例所示出的一種層疊封裝器件的形成方法的橫截面示意圖；

圖2為根據一些實施例所示出的一種層疊封裝器件的有源集成扇出型通孔以及虛設集成扇出型通孔的上視圖；

圖3A至圖3G為根據一些替代性實施例所示出的一種層疊封裝器件的形成方法的橫截面示意圖；

圖4為根據一些替代性實施例所示出的一種層疊封裝器件的有源接墊以及虛設接墊的上視圖；

圖5為根據另一些替代性實施例所示出的一種層疊封裝器件的橫截面示意圖；

圖6為根據另一些替代性實施例所示出的一種層疊封裝器件的有源接墊以及虛設接墊的上視圖；

圖7A至圖7G為根據另一些替代性實施例所示出的一種層疊封裝器件的形成方法的橫截面示意圖；

圖8為根據另一些替代性實施例所示出的有源集成扇出型通孔以及虛設集成扇出型通孔的上視圖；

圖9A至圖9G為根據又另一些替代性實施例所示出的一種層疊封裝器件的形成方法的橫截面示意圖；

圖10為根據又另一些替代性實施例所示出的有源集成扇出型通孔以及虛設集成扇出型通孔的上視圖。

具體實施方式