技術(shù)領(lǐng)域

本實用新型涉及射頻微系統(tǒng)封裝領(lǐng)域，具體是指一種基于嵌入式晶圓級封裝的射頻傳輸結(jié)構(gòu)。

背景技術(shù)

系統(tǒng)級封裝在微系統(tǒng)技術(shù)領(lǐng)域是一個全新的封裝概念，是指通過對數(shù)字信號、射頻、光學(xué)、MEMS的協(xié)同設(shè)計和制造，將多芯片和分立器件等集成于一個單塑封體中，并使該單塑封體具備系統(tǒng)級的功能。

T/R收發(fā)組件是相控陣?yán)走_(dá)中的射頻微系統(tǒng)，其射頻模塊的封裝方法一般采用引線鍵合將微波射頻芯片與LTCC或微波介質(zhì)板上的射頻電路連接，而分立器件(如去耦電容、電感或電阻)則通過SMT表面貼裝工藝焊接到LTCC或微波介質(zhì)板上。由于涉及引線鍵合和SMT表面貼裝兩個不同的連接方法，導(dǎo)致組裝工序復(fù)雜，對T/R組件的加工效率和成品率帶來了不利的影響。另外，封裝會給射頻信號帶來損耗，例如，在QFN、BGA或FC封裝中，射頻信號需要通過鍵合絲、引線框架或封裝基板進(jìn)行傳輸。射頻信號從塑封體內(nèi)部傳輸至塑封體外部的距離較長，會帶來阻抗匹配的設(shè)計難題和較高的寄生效應(yīng)，難以實現(xiàn)最優(yōu)化的封裝設(shè)計，這些都給射頻信號完整性帶來負(fù)面影響，在較高射頻頻率時尤為嚴(yán)重。

公開號為CN101567351A和CN102236820A的專利公開了一種微型射頻模塊及其封裝方法，它對射頻芯片和負(fù)載電容采用QFN封裝結(jié)構(gòu)，通過鍵合絲將芯片與QFN內(nèi)引腳互連。但鍵合絲具有較高的寄生效應(yīng)，以及難以進(jìn)行較好的阻抗匹配設(shè)計，尤其在高頻率下，對一些寄生敏感的射頻芯片，可能會產(chǎn)生較高的損耗。

實用新型內(nèi)容

本實用新型提出一種基于嵌入式晶圓級封裝的射頻芯片封裝結(jié)構(gòu)，解決了上述難以進(jìn)行較好的阻抗匹配設(shè)計以及由于寄生效應(yīng)產(chǎn)生較高的損耗的問題。

嵌入式晶圓級封裝(EmbeddedWaferLevelPackage)是在扇出型晶圓級封裝(Fan-outWaferLevelPackage)的基礎(chǔ)上發(fā)展而成的一種新封裝形式。嵌入式晶圓級封裝具有較高的集成度和靈活度，它不僅可以封裝芯片，還可以將芯片周邊的分立器件一起進(jìn)行封裝集成，從而獲得一個具有系統(tǒng)級功能的單塑封體。

嵌入式晶圓級封裝的優(yōu)點是可以通過再布線技術(shù)(Redistributionlines,RDL)在同一平面上，實現(xiàn)射頻芯片之間或與無源器件之間的射頻信號傳輸、互連或芯片端口的重新分布，而無需通過傳統(tǒng)封裝所采用的引線鍵合或封裝基板作為傳輸中介。因此，RDL再布線技術(shù)可以消除引線鍵合或封裝基板所帶來的寄生效應(yīng)，而且可以通過設(shè)計阻抗匹配的射頻信號傳輸結(jié)構(gòu)，進(jìn)一步降低射頻信號的損耗。

本實用新型是采用以下技術(shù)手段解決上述技術(shù)問題的：一種射頻芯片及其無源器件的封裝結(jié)構(gòu)，包括塑封體(4)以及RDL再布線層(5)，所述RDL再布線層(5)設(shè)置在塑封體(4)的表面，射頻芯片(1)及無源器件(2)塑封在塑封體(4)內(nèi)。

作為進(jìn)一步具體的技術(shù)方案，所述RDL再布線層(5)由高分子聚合物(52)和金屬化層(54)所構(gòu)成，高分子聚合物(52)覆蓋在整個塑封體(4)的表面，金屬化層(54)被包裹在高分子聚合物(52)內(nèi)，金屬化層(54)連接射頻芯片(1)及無源器件(2)的端口和外部電路。

作為進(jìn)一步具體的技術(shù)方案，金屬化層(54)包含金屬化圖層(542)、金屬化通孔(544)，以及BGA焊盤(546)，金屬化圖層(542)之間采用金屬化通孔(544)進(jìn)行連接，距離射頻芯片(1)最近的金屬化圖層(542)通過金屬化通孔(544)連接射頻芯片(1)的端口，該距離射頻芯片(1)最近的金屬化圖層(542)同時通過金屬化通孔(544)連接到其他無源器件(2)的端口，距離高分子聚合物(52)外表面最近的金屬化圖層(542)通過金屬化通孔(544)連接BGA焊盤(546)，BGA焊盤(546)分布在RDL再布線層(5)的表層，所述BGA焊盤(546)與外圍電路通過BGA焊球互連。

作為進(jìn)一步具體的技術(shù)方案，所述金屬化圖層(542)為2～3層。

作為進(jìn)一步具體的技術(shù)方案，每層金屬化圖層(542)厚度為5～8μm。

作為進(jìn)一步具體的技術(shù)方案，所述金屬化通孔(544)高度為10～15μm。

作為進(jìn)一步具體的技術(shù)方案，射頻芯片(1)的中間連接射頻信號線(8)，射頻芯片(1)的兩端連接接地面(9)，射頻信號線(8)的外端連接射頻焊盤(80)，接地面(9)的外端連接接地焊盤(90)，射頻信號線(8)和射頻焊盤(80)構(gòu)成一組金屬化層，接地面(9)和接地焊盤(90)構(gòu)成一組金屬化層，射頻焊盤(80)外有射頻焊球(82)，接地面(9)外有接地焊球(92)。