技術領域

本發明涉及一種存儲器及其的操作方法，且特別是涉及一種改善讀取特性的反熔絲單次可編程存儲單元及存儲器的操作方法。

背景技術

非揮發性存儲器是一種能在切斷電源后繼續保存存儲器內數據的存儲器，并可分成只讀存儲器(read only memory,ROM)、單次可編程存儲器(one time programmable memory,OTP memory)以及可重復讀寫存儲器(Multi-times programmable memory)。此外，隨著半導體存儲器技術的成熟，非揮發性存儲器已可以整合至與互補式金屬氧化物半導體(complementary metal oxide semiconductor,CMOS)元件相容的制作工藝下。

如上述的單次可編程存儲器而言，其可類分為熔絲型(fuse type)以及反熔絲型(anti-fuse type)。熔絲型單次可編程存儲器在未編程的狀態下為短路，編程后則為斷路。反之，反熔絲型單次可編程存儲器則是在未編程前為斷路，編程后為短路。此外，基于CMOS制作工藝技術中的MOS元件的特性，反熔絲型單次可編程存儲器較適于整合在CMOS制作工藝技術中。

此外，單次可編程存儲器單元基于柵極氧化層的破裂(rupture)以形成永久導電的路徑。導電通道的形成位置隨機分布，會使讀取數據判斷不易。

發明內容

本發明的目的在于提供一種改善讀取特性的反熔絲單次可編程只讀存儲單元，能夠避免反熔絲層的破裂位置處于使反熔絲柵極與基底直接接觸之處，而能夠改善讀取特性。

本發明的再一目的在于提供一種存儲器的操作方法，可利用較低的電壓進行讀取、降低編程禁止漏電流(PGM inhibit current)以及改善編程漏電流。

為達上述目的，本發明的改善讀取特性的反熔絲單次可編程存儲單元，包括反熔絲單元以及選擇晶體管。反熔絲單元設置于基底上，此基底具有第一導電型。反熔絲單元包括反熔絲柵極、反熔絲層、修改的延伸摻雜區、第一摻雜區與第二摻雜區。反熔絲柵極設置于基底上。反熔絲層設置于反熔絲柵極與基底之間。修改的延伸摻雜區具有第二導電型，設置于反熔絲層下方的基底中，其中反熔絲層、反熔絲柵極與修改的延伸摻雜區構成可變電容器。第一摻雜區與第二摻雜區具有第二導電型，并分別設置于反熔絲柵極的相對兩側的基底中。選擇晶體管設置基底上，包括選擇柵極、柵極介電層、第二摻雜區與第三摻雜區。選擇柵極設置于基底上。柵極介電層設置于選擇柵極與基底之間。第二摻雜區與第三摻雜區具有第二導電型，并分別設置于選擇柵極的相對兩側的基底中。

在本發明的一實施例中，反熔絲層與柵極介電層的厚度相同。

在本發明的一實施例中，上述選擇晶體管包括核心金屬氧化物半導體(core MOS)晶體管，其中此選擇晶體管具有淡摻雜區以及源極/漏極延伸區。淡摻雜區具有第二導電型，設置于選擇柵極與第二摻雜區之間，其中淡摻雜區的接面深度與修改的延伸摻雜區的接面深度相同，淡摻雜區的摻雜濃度與修改的延伸摻雜區的摻雜濃度相同。源極/漏極延伸區具有第二導電型，設置于選擇柵極與第三摻雜區之間，其中源極/漏極延伸區的接面深度小于該修改的延伸摻雜區的接面深度，源極/漏極延伸區的摻雜濃度大于修改的延伸摻雜區的摻雜濃度。

在本發明的一實施例中，上述選擇晶體管包括輸入輸出金屬氧化物半導體(I/O MOS)晶體管。其中此選擇晶體管具有淡摻雜區以及源極/漏極延伸區。淡摻雜區具有第二導電型，設置于選擇柵極與第二摻雜區之間。源極/漏極延伸區具有第二導電型，設置于選擇柵極與第三摻雜區之間。淡摻雜區、源極/漏極延伸區與修改的延伸摻雜區的接面深度相同，淡摻雜區、源極/漏極延伸區與修改的延伸摻雜區的摻雜濃度相同。

在本發明的一實施例中，上述選擇晶體管包括雙柵極介電層金屬氧化物半導體晶體管，靠近第二摻雜區的柵極介電層的厚度大于靠近第三摻雜區的柵極介電層的厚度。上述選擇晶體管具有淡摻雜區以及源極/漏極延伸區。淡摻雜區具有第二導電型，設置于選擇柵極與第二摻雜區之間，其中淡摻雜區的接面深度與修改的延伸摻雜區的接面深度相同，淡摻雜區的摻雜濃度與修改的延伸摻雜區的摻雜濃度相同。源極/漏極延伸區具有第二導電型，設置于選擇柵極與第三摻雜區之間，其中源極/漏極延伸區的接面深度小于修改的延伸摻雜區的接面深度，源極/漏極延伸區的摻雜濃度大于修改的延伸摻雜區的摻雜濃度。

在本發明的一實施例中，第一導電型為P型及N型的其中的一個，第二導電型為P型及N型的其中的另一個。