1.一種半導體器件的制備方法，其特征在于，包括如下步驟：

步驟S1：提供一具有第一導電類型的第一外延層，該外延層的頂部覆蓋一層保護層，對所述保護層和所述外延層進行部分刻蝕，以在保護層和第一外延層中形成若干間隔開的溝槽；

步驟S2：在所述溝槽底部和側壁生長一層具有第二導電類型的第二外延層，且使位于所述溝槽底部的至少部分第二外延層暴露在外；

步驟S3：移除位于所述溝槽底部暴露在外的至少部分所述第二外延層；

步驟S4：生長具有第一導電類型的第三外延層覆蓋在剩余的所述第二外延層的上表面，并將所述溝槽剩余部分完全填充；

步驟S5：進行平坦化處理，使所述第三外延層與所述第二外延層的頂部高度齊平。

2.如權利要求1所述的制備方法，其特征在于，在所述步驟S4中進一步包含在生長所述第三外延層之前移除所述保護層，使得生長的所述第三外延層覆蓋在所述第二外延層和所述第一外延層的上表面，并將所述溝槽剩余部分完全填充。

3.如權利要求1所述的制備方法，其特征在于，所述步驟S4中生長的所述第三外延層進一步覆蓋所述保護層，且在所述步驟S5進一步包含移除所述保護層。

4.如權利要求1所述的制備方法，其特征在于，在所述步驟S1中，提供的所述第一外延層的初始厚度大于實際需要的厚度，且在所述步驟S3中移除位于溝槽底部暴露在外的部分所述第二外延層后，位于側壁上的所述第二外延層在豎直方向上的高度不高于所述第一外延層的上表面。

5.如權利要求1所述的制備方法，其特征在于，在所述步驟S1中，提供的所述第一外延層的初始厚度等于實際需要的厚度，且在所述步驟S3移除位于溝槽底部暴露在外的部分所述第二外延層后，位于側壁上的所述第二外延層在豎直方向上的高度不低于所述第一外延層的上表面。

6.如權利要求1所述的制備方法，其特征在于，在所述第一外延層的底部還形成具有第一導電類型的襯底，該襯底不與所述溝槽的底部形成接觸，且該襯底的離子摻雜濃度要大于所述第一外延層。

7.如權利要求1所述的制備方法，其特征在于，在所述第一外延層底部還形成具有第二導電類型的緩沖層和襯底，所述緩沖層位于所述襯底和所述第一外延層之間，所述緩沖層摻雜濃度小于所述第一外延層，并與所述溝槽的底部形成接觸。

8.如權利要求1所述的制備方法，其特征在于，所述第三外延層與所述第一外延層的離子摻雜濃度相同。

9.如權利要求8所述的制備方法，其特征在于，所述第二外延層的離子摻雜濃度大于所述第一外延層的離子摻雜濃度。

10.如權利要求1所述的制備方法，其特征在于，所述溝槽的寬度為1um～100um，所述溝槽的深度為0.1um～100um。