本發明涉及體偏置控制電路。體偏置控制電路(109)包括被耦接以給體端子提供偏置電壓的輸出端(113)。體偏置控制電路被配置為在一時間段上將偏置電壓從第一偏置電壓改變為第二偏置電壓，其中偏置電壓的有效變化率的幅值在所述時間段上發生變動，其中，對于較靠近源電壓的第一偏置電壓和第二偏置電壓之間的電壓。與離源電壓較遠的第一偏置電壓和第二偏置電壓之間的偏置電壓相比，有效變化率的幅值小。

技術領域

本發明一般涉及電路，更具體地，涉及晶體管體偏置(body bias)控制電路。

背景技術

晶體管在集成電路中被用于實施電路裝置。對于一些晶體管，諸如一些類型的場效應晶體管，當高于閾值電壓的電壓被施加于晶體管的柵極時，載流子(例如，空穴或電子)在晶體管的源極和漏極之間的溝道區域中移動。典型地，溝道區域位于摻雜的半導體阱中。

對于一些晶體管，晶體管的開關速度和亞閾值泄漏電流兩者都是由閾值電壓確定的。對于FET，較高的閾值電壓對應于較慢的開關速度和較低的泄漏電流。較低的閾值電壓對應于較快的開關速度，但具有較高的泄漏電流。泄漏電流的量影響了晶體管的功耗，其中較高的泄漏電流對應于較高的功耗。

晶體管的閾值電壓(以及相應地泄漏電流、功率和開關速度)可以通過以與施加于晶體管源極的電壓(源電壓)不同的電壓偏置晶體管的體(典型地溝道區域所位于的阱)被調整。反向體偏置可以被用于提高晶體管的閾值電壓。對于NFET，反向體偏置是通過將比施加于源極的電壓(在一些例子中典型地是系統地(system ground)(VSS))小的電壓施加于體來執行的。對于PFET，反向體偏置是通過將比施加于源極的電壓(在一些例子中典型地是VDD)大的電壓施加于體來執行的。

正向體偏置可以被用于降低晶體管的閾值電壓。對于NFET，正向體偏置是通過將比施加于源極的電壓高的電壓施加于體來執行的。對于PFET，正向體偏置是通過將比施加于源極的電壓小的電壓施加于體來執行的。

在一些例子中，在操作期間，周圍溫度的上升導致更多的泄漏電流。因此，在較熱環境中操作的晶體管可能比在較冷環境中操作的晶體管產生更大量的泄漏電流。

附圖說明

通過參考附圖，本發明可被更好地理解，并且使得其多個目的、特征以及優點對本領域技術人員而言是顯然的。

圖1是根據本發明的一個實施例的電路的框圖。

圖2是根據本發明的一個實施例的電路的框圖。

圖3是根據本發明的一個實施例的體偏置控制電路的電路圖。

圖4是示出根據本發明的一個實施例的體偏置變化的曲線圖。

圖5是根據本發明的另一實施例的體偏置控制電路的電路圖。

圖6是示出根據本發明的另一實施例的體偏置變化的曲線圖。

除非另有說明，否則不同圖中相同參考符號的使用指示著同樣的項目。圖不一定按比例繪制。

具體實施方式

以下給出了用于實施本發明的方式的詳細描述。所述描述意在說明本發明，并不應認為是限制性的。

已經發現：提供在體偏置的轉變(transition)期間隨時間變動體偏置的有效變化率(effective rate of change)的體偏置控制電路可提供能夠在轉變期間更如希望的那樣控制其電壓調節的系統。

如上所述，晶體管的泄漏電流可以通過改變體偏置以改變晶體管的閾值電壓來改變。選擇性地調整電路的晶體管的泄漏電流以控制功率使用或調整操作速度可能是希望的。并且，體偏置可在啟動或復位時段期間被改變。