技術領域

本發明涉及體鰭片FET器件，更具體地，涉及具有均勻高濃度阱摻雜以阻礙（block）源極和漏極之間的電路徑并最小化結漏電流的體鰭片FET器件。

背景技術

與使用常規光刻制造方法制造的傳統平面金屬氧化物半導體場效應晶體管（MOSFET）相比，非平面FET（場效應晶體管）結合各種垂直晶體管結構并且典型地包括平行形成的兩個或更多柵極結構。一種這樣的半導體結構是“鰭片（fin）FET”，這樣的名稱來源于用于形成各自的柵極溝道的多個薄硅“鰭片”。

更具體地，鰭片FET器件一般包括一個或多個平行硅鰭片結構（或者簡單“鰭片”）。鰭片在公共源極電極和公共漏極電極之間延伸。導體柵極結構“包覆”鰭片的三個側面并且可以通過標準柵極絕緣體層與鰭片分離。如技術上已公知的，可以適當摻雜鰭片以產生期望的FET極性以便在鰭片中鄰接柵極絕緣體形成柵極溝道。

可以在半導體襯底上形成鰭片結構（以及源于此的鰭片FET器件）。半導體襯底可以是絕緣體上硅（SOI）晶片。絕緣體上硅（SOI）晶片包括覆蓋氧化硅層的含-硅材料層。由含-硅材料層形成鰭片結構。通過支撐襯底支撐SOI晶片，支撐襯底同樣可以是硅或者另一半導電材料。

可選地，半導體襯底可以是由其形成鰭片結構的體硅晶片。體硅晶片包括整塊單晶硅。從體硅晶片形成鰭片FET器件，這里稱為“體鰭片FET器件”。

鄰接鰭片之間以及不相關的鰭片FET器件的源極和漏極電極之間需要電隔離。這里使用的“不相關”指不希望器件耦合在一起。電流泄漏是一種寄生效應，其降低集成電路的性能。

發明內容

根據示范性實施例的第一方面，通過提供一種形成鰭片FEt器件的方法，獲得了上述和后述示范性實施例的各種優點和目的，該方法包括：從體半導體襯底形成多個半導體鰭片；在多個半導體鰭片的每一個之間形成氧化物層，該氧化物層從體半導體襯底延伸，僅部分地沿每個半導體鰭片的側壁向上延伸，以覆蓋每個半導體鰭片的底部，半導體鰭片的每一個的側壁的頂部被暴露；在半導體鰭片的每一個的頂部上形成虛設隔離物；剝離氧化物層以暴露體半導體襯底和半導體鰭片的每一個的底部；沉積摻雜材料，該摻雜材料與暴露的體半導體襯底和半導體鰭片的每一個的底部接觸；熱處理體半導體襯底以將雜質從摻雜材料驅入到暴露的體半導體襯底和半導體鰭片的每一個的底部；剝離摻雜材料；沉積第二氧化物層，該第二氧化物與暴露的體半導體襯底和半導體鰭片的每一個的底部接觸；以及從半導體鰭片的每一個剝離虛設隔離物。

根據示范性實施例的第二方面，提供了一種鰭片FET結構，該結構包括體半導體襯底；從體半導體襯底延伸的多個半導體鰭片，多個半導體鰭片的每一個都具有頂部和底部以便半導體鰭片的底部被摻雜并且半導體鰭片的頂部未摻雜；直接位于多個半導體鰭片下面的體半導體襯底的部分被摻雜以形成n+或者P+阱；以及在鰭片的底部之間形成的氧化物。

附圖說明

示范性實施例的特征是新穎的并且通過附加權利要求詳細列出了示范性實施例的元件特點。附圖僅用于說明目的并且沒有按比例畫出。通過參考隨后聯系附圖的詳細說明，可以最好的理解示范性實施例的組織和操作方法：

圖1A到1H示出了在體硅襯底上形成鰭片的工藝，其中：

圖1A示出了起始結構，包括體硅襯底、氧化物層、非晶硅層以及硬掩模層；

圖1B示出了非晶硅層和硬掩模層的構圖；

圖1C示出了除去硬掩模層，僅留下非晶硅的條帶；

圖1D示出了氮化物保形層的沉積；

圖1E示出了蝕刻氮化物以形成側壁隔離物；

圖1F示出了蝕刻非晶硅的條帶以僅留下側壁隔離物；

圖1G示出了使用側壁隔離物作為掩模蝕刻氧化物層和體硅襯底以在硅鰭片上導致氧化物的條帶；以及

圖1H示出了蝕刻側壁隔離物和氧化物條帶以從體硅襯底形成硅鰭片。

圖2示出了包括多個在體硅襯底上的硅鰭片的起始鰭片FET結構的平面圖。

圖3是示出了體硅襯底上的鰭片的圖2的鰭片FET結構在箭頭B方向上的側面圖。

圖4到10示出了用于為鰭片FET形成自對準結構的第一示范性工藝，其中圖4到10是圖2中的箭頭A-A方向上的截面圖。

圖4示出了從體硅襯底形成的多個硅鰭片之間的氧化物層的形成；

圖5示出了在每個硅鰭片上的虛設隔離物的形成；

圖6示出了氧化物層的除去；

圖7示出了原來被氧化物層占據的空間中的外延層的形成；