技術領域

本發明涉及半導體封裝領域，尤其涉及一種芯片級封裝結構。

背景技術

圖1是現有半導體芯片級封裝結構，在半導體芯片201上有電極202，在半導體芯片201和電極202上選擇性的覆蓋有氧化硅或氮化硅等材料形成的鈍化層203，在鈍化層203上再有選擇的形成一層聚酰亞胺PI或PBO等保護層204。然后通過半導體常用的圖形轉移法在半導體電極表面形成凸點下金屬層（UBM），典型的UBM由濺射的鈦層205和銅層206以及電鍍鎳層207組成，最后再在UBM上放置金屬球208，回流后形成圖1所示的半導體芯片級封裝結構。這種半導體芯片級封裝結構雖然在尺寸達到了最小化，但是散熱性能較差。對于一些對散熱有特殊要求的半導體芯片無法滿足要求。同時，由濺射鈦層、銅層和電鍍鎳層組成的UBM結構在這種封裝結構安裝在印刷電路板（PCB板）后，工作是由于熱膨脹不均勻容易引起UBM層的斷裂，從而造成整個結構失效。

發明內容

在下文中給出關于本發明的簡要概述，以便提供關于本發明的某些方面的基本理解。應當理解，這個概述并不是關于本發明的窮舉性概述。它并不是意圖確定本發明的關鍵或重要部分，也不是意圖限定本發明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。

本發明提供一種芯片級封裝結構，能夠提高散熱性能，減少芯片級封裝結構的失效率。

為了實現上述目的，本發明提供了一種芯片級封裝結構，包括：凸點下金屬層；金屬柱，設置在凸點下金屬層的上表面，所述金屬柱上表面設置接觸端子。

相比與現有技術，本發明的有益效果在于，在凸點下金屬層上設置金屬柱，該金屬柱能夠緩解熱應力，能夠減少或消除因為熱膨脹不均與而引起的凸點下金屬層或電極的斷裂，減少了半導體封裝結構的失效率。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術中芯片級封裝結構的示意圖；

圖2為本發明芯片級封裝結構的示意圖；

圖3為本發明芯片級封裝結構的制作流程圖；

圖4-12為本發明芯片級封裝結構的制作流程的工藝示意圖。

附圖標記：

101-半導體芯片；102-電極；103-鈍化層；104-保護層；105-第一金屬層；106-第二金屬層；107-樹脂層；108-金屬柱；109-接觸端子；110-凸起；111-散熱金屬層。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。在本發明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或實施方式中示出的元素和特征相結合。應當注意，為了清楚的目的，附圖和說明中省略了與本發明無關的、本領域普通技術人員已知的部件和處理的表示和描述?；诒景l明中的實施例，本領域普通技術人員在沒有付出創造性勞動的前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

在本發明以下各實施例中，實施例的序號和/或先后順序僅僅便于描述，不代表實施例的優劣。對各個實施例的描述都各有側重，某個實施例中沒有詳述的部分，可以參見其他實施例的相關描述。

本發明提供一種芯片級封裝結構，包括：凸點下金屬層；金屬柱108，設置在凸點下金屬層的上表面，金屬柱108上表面設置接觸端子109。

更具體的，在一種實施方式中，參見圖2，芯片級封裝結構，還包括：半導體芯片101、電極102、鈍化層103、保護層104、散熱金屬層。如上述，電極102設置在半導體芯片的上表面，上述凸點下金屬層設置在電極102的上表面，鈍化層103則覆蓋半導體芯片101，并且鈍化層103上還具有開口，使電極102從開口中露出，當然，鈍化層103可以覆蓋電極102的側表面。保護層104覆蓋上述鈍化層103。凸點下金屬層設置在電極102的上表面，并在凸點下金屬層上設置金屬柱108。散熱金屬層設置在半導體芯片101的下表面。