技術(shù)領(lǐng)域

本實用新型涉及集成電路技術(shù)，尤其涉及到帶隙基準(zhǔn)電路。

背景技術(shù)

在集成電路中，帶隙基準(zhǔn)電路是很重要的單元，其作用越來越明顯。

發(fā)明內(nèi)容

本實用新型旨在解決現(xiàn)有技術(shù)的不足，提供一種高精度的BICMOS線路結(jié)構(gòu)的帶隙基準(zhǔn)電路。

BICMOS線路結(jié)構(gòu)的帶隙基準(zhǔn)電路，包括帶隙電路、輸出反饋補償電路、電壓調(diào)整電路和啟動電路：

所述帶隙電路產(chǎn)生隨溫度變化很小的基準(zhǔn)電壓；

所述輸出反饋補償電路是對所述帶隙電路進行頻率響應(yīng)補償并輸出基準(zhǔn)電壓；

所述電壓調(diào)整電路用以調(diào)整輸出基準(zhǔn)電壓的電壓值；

所述啟動電路是對所述帶隙電路提供啟動電流。

所述帶隙電路包括第一PMOS管、第二PMOS管、第一NPN管、第二NPN管、第三NPN管、第四NPN管、第一電阻、第二電阻和第三電阻：

所述第一PMOS管的柵極和漏極接所述第二PMOS管的柵極和所述第一NPN管的集電極，源極接基準(zhǔn)電壓輸出端；

所述第二PMOS管的柵極接所述第一PMOS管的柵極和漏極和所述第一NPN管的集電極，漏極接所述第四NPN管的集電極和所述輸出反饋補償電路，源極接基準(zhǔn)電壓輸出端；

所述第一NPN管的基極接所述電壓調(diào)整電路，集電極接所述第一PMOS管的柵極和漏極和所述第二PMOS管的柵極，發(fā)射極接所述第一電阻的一端和所述第二電阻的一端；

所述第二NPN管的基極和集電極接所述第一電阻的一端和所述第三NPN管的基極，發(fā)射極接地；

所述第三NPN管的基極接所述第二NPN管的基極和集電極和所述第一電阻的一端，集電極接所述第二電阻的一端和所述第四NPN管的基極；

所述第四NPN管的基極接所述第二電阻的一端和所述第三NPN管的集電極，集電極接所述第二PMOS管的漏極和所述輸出反饋補償電路，發(fā)射極接地；

所述第一電阻的一端接所述第二電阻的一端和所述第一NPN管的發(fā)射極，另一端接所述第二NPN管的基極和集電極和所述第三NPN管的基極；

所述第二電阻的一端接所述第一電阻的一端和所述第一NPN管的發(fā)射極，另一端接所述第三NPN管的集電極和所述第四NPN管的基極；

所述第三電阻的一端接所述第三NPN管的發(fā)射極，另一端接地。

所述輸出反饋補償電路包括第三PMOS管、第四PMOS管、第五NPN管、第四電阻、第五電阻和第一電容：

所述第三PMOS管的柵極接所述第一PMOS管的柵極和漏極和所述第二PMOS管的柵極和所述第一NPN管的集電極，漏極接所述第五NPN管的集電極，源極接基準(zhǔn)電壓輸出端；

所述第四PMOS管的柵極接所述第二PMOS管的漏極和所述第四NPN管的集電極和所述第一電容的一端，漏極接所述第四電阻的一端和所述啟動電路，源極接基準(zhǔn)電壓輸出端；

所述第五NPN管的基極接所述第四電阻的一端和所述第五電阻的一端，集電極接所述第三PMOS管的漏極，發(fā)射極接地；

所述第四電阻的一端接所述第四PMOS管的漏極和所述啟動電路，另一端接所述第五NPN管的基極和所述第五電阻的一端；

所述第五電阻的一端接所述第五NPN管的基極和所述第四電阻的一端，另一端接地；

所述第一電容的一端接所述第二PMOS管的漏極和所述第四NPN管的集電極和所述第四PMOS管的柵極，另一端接所述啟動電路。

所述電壓調(diào)整電路包括第六電阻和第七電阻：

所述第六電阻的一端接基準(zhǔn)電壓輸出端，另一端接所述第七電阻的一端和所述第一NPN管的基極；

所述第七電阻的一端接所述第六電阻的一端和所述第一NPN管的基極，另一端接地。

所述啟動電路包括第五PMOS管、第八電阻、第九電阻、第六NPN管、第七NPN管和第八NPN管：

所述第五PMOS管的柵極接所述第九電阻的一端和所述第六NPN管的集電極和所述第一電容的一端，漏極接基準(zhǔn)電壓輸出端，源極接電源；

所述第八電阻的一端接電源，另一端接所述第七NPN管的集電極和基極和所述第六NPN管的基極；

所述第九電阻的一端接電源，另一端接所述第五PMOS管的柵極和所述第六NPN管的集電極；

所述第六NPN管的基極接所述第七NPN管的基極和集電極和所述第八電阻的一端，集電極接所述第五PMOS管的柵極和所述第九電阻的一端和所述第一電容的一端，發(fā)射極接所述第四PMOS管的漏極和所述第四電阻的一端；