技術領域

本發明涉及一種半導體功率器件，特別涉及一種具有界面柵的SOI功率器件結構。

背景技術

絕緣體上的硅（Semiconductor?On?Insulator即SOI)是在上世紀80年代發展起來的新型結構的半導體襯底材料，其獨特的結構特點克服了諸多常規體硅材料的不足，充分發揮了硅集成電路技術的潛力，被譽為21世紀的硅集成技術，得到了國內外眾多專家學者的廣泛關注和深入研究。制備與SOI襯底上的功率器件廣泛應用于功率集成領域，而擊穿電壓與導通電阻之間的矛盾是人們長期關注的焦點問題之一。引自體硅中的RESURF（Reduced?SURface?Field,降低表面電場）技術是其中最常規的技術之一。圖1為常規單RESURF（Single-RESRUF）結構,其中1為P/N襯底，2為襯底電極，3為漏電極，4為源電極，5為場氧，6為漏N+區，7為源N+區，8為源P+區，9為n-漂移區，10為埋氧層，11為P-body區，14為橫向多晶硅柵。該結構當漂移區全部耗盡時，漂移區耗盡區電場與襯底耗盡區電場相互抵消，降低了表面電場，使擊穿點由PN結表面轉移到體內，達到提高擊穿電壓和降低比導通電阻的效果。相關內容可見參考文獻：Y.S.Huang,B.J.Baliga,Extension?of?resurf?Principle?to?dielectrically?isolated?power?devices,Proceeding?of?IEEE?ISPSD’91,1991,pp.27-30。在此基礎上，雙RESURF（Double-RESURF）結構也被用于SOI襯底的功率器件當中，見圖2，15為P-top層。與單RESURF相比較可以看出，雙RESURF是在漂移區表面加一個P-top層，該P-top層輔助耗盡N-漂移區，在滿足RESURF條件時使得N-漂移區摻雜濃度進一步提高，從而獲得更小的導通電阻。相關內容可見參考文獻：R.P.Zingg,I.Weijland,H.V.Zwol,etal,850VDMOS-switch?in?silicon-on?insulator?with?specific?Ron?13Ω-mm2,IEEE?International?SOI?Conference,2000,pp.62-63。2011年，羅小蓉等又將體硅當中的槽型柵及槽型場氧引入到SOI功率器件當中提出具有雙槽型結構的具有極低導通電阻的SOI功率器件，如圖3，其中12為槽型多晶硅柵，16為槽型場氧。該結構橫向耐壓完全用氧化層來承擔，因為可以大大縮小器件的橫向尺寸，縱向上也利用了介質層電場增強技術，因而在較高耐壓的情況下獲得超級的導通電阻。詳見文獻Xiaorong?Luo，Jie?Fan，Yuangang?Wang，Tianfei?Lei，Ming?Qiao，Bo?Zhang，and?Florin?Udrea，“Ultralow?specific?on-resistance?high-voltage?SOI?lateral?MOSFET,”IEEE?Electron?Device?Lett.,2011，32(2),pp.185-187。目前，如何繼續緩解功率器件擊穿電壓與導通電阻之間的矛盾關系仍然是SOI功率器件領域內的研究熱點。

發明內容

有鑒于此，本發明所要解決的技術問題是提供一種具有界面柵的SOI功率器件結構，解決了功率器件擊穿電壓與導通電阻之間的矛盾關系。

本發明的目的是這樣實現的：

本發明提供的一種具有界面柵的SOI功率器件結構，從下向上依次設置有襯底P/N型硅層、埋氧層、n-漂移區和有源頂層硅，還包括槽型多晶硅柵，所述槽型多晶硅柵設置于n-漂移區和有源頂層硅一側，所述槽型多晶硅柵一端與有源頂層硅平齊，另一端設置于埋氧層內。

進一步，所述位于埋氧層內的槽型多晶硅柵沿埋氧層與襯底P/N型硅層交界面延伸形成界面多晶硅柵；所述界面多晶硅柵與有源頂層硅之間間隔設置有柵氧化層，與襯底P/N型硅層間隔設置有氧化層。

進一步，所述有源頂層硅還設置有N+漏區、N+源區、P+源區和P-body區，所述N+源區與P+源區相互接觸且位于P-body區內，所述N+源區與P+源區上方設置有源電極，所述N+漏區上方設置有漏電極。

進一步，所述襯底P/N型硅層上設置有襯底電極。

進一步，所述有源頂層硅為Si、SiC、GaN半導體材料中的一種或多種。

進一步，所述埋氧層為SiO₂和/或Si₃N₄介質。