技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種超級結器件；本發明還涉及一種超級結器件的制造方法。

背景技術

超級結MOSFET采用新的耐壓層結構，利用一系列的交替排列的P型半導體薄層和N型半導體薄層來在截止狀態下在較低電壓下就將所述P型半導體薄層和N型半導體薄層耗盡，實現電荷相互補償，從而使P型半導體薄層和N型半導體薄層在高摻雜濃度下能實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統功率MOSFET理論極限。在美國專利US5216275中，以上的交替排列的P型半導體薄層和N型半導體薄層是與N+襯底相連的；在美國專利US6630698B1中，中間的P型半導體薄層和N型半導體薄層與N+襯底可以有大于0的間隔。

現有技術中，P型半導體薄層和N型半導體薄層的形成一種是通過外延成長然后進行光刻和注入，多次反復該過程得到需要的厚度的P型半導體薄層和N型半導體薄層，這種工藝在600V以上的MOSFET中，一般需要重復5次以上，生產成本和生產周期長。另一種是通過一次生長一種類型的需要厚度的外延之后，進行溝槽的刻蝕，之后在溝槽中填入相反類型的硅；這種方法雖然難度大，但具有簡化工藝流程，提高穩定性的效果；采用溝槽結構之后，由于P/N薄層即交替排列的P型半導體薄層和N型半導體薄層中P型半導體薄層和N型半導體薄層在縱方向上的摻雜濃度易于控制，而且沒有多次外延工藝造成的薄層中P型半導體薄層和N型半導體薄層或其中之一的摻雜濃度在縱向上發生變化從而帶來附加的縱向電場，保證了器件能獲得好的漏電特性和高的擊穿電壓。

在超級結工藝中，由于采用了交替的P/N薄層，超級結器件的體內二極管即P型半導體薄層和N型半導體薄層之間形成的二極管在較低的電壓下例如50伏Vds就會把P型半導體薄層和N型半導體薄層完全耗盡掉，這使得該二極管具有很硬的反向恢復特性，這一硬的反向恢復特性造成器件的恢復電流急劇變化，從而造成很高的電壓過沖可能帶來器件失效。同時由于電流和電壓的急劇變化即具有很高的di/dt和dv/dt會引起電路中的電磁干擾（EMI-ELEACTROMAGENETIC INTERFERENCE）,對系統帶來影響甚至EMI超標，在這點上，超級結器件不如常規的MOSFET器件，因為常規的MOSFET器件N-漂移區的耗盡是一直隨著電壓(Vds)的增加而擴展，反向恢復特性較軟。

發明內容

本發明所要解決的技術問題是提供一種超級結器件，能提高器件的反向恢復特性，且比導通電阻較低。為此，本發明還提供一種超級結器件的制造方法。

為解決上述技術問題，本發明提供的超級結器件的中間區域為電流流動區，終端保護結構環繞于所述電流流動區的外周；電流流動區包括多個交替排列的N型薄層和P型薄層，在所述N型薄層和所述P型薄層的頂部形成有P阱。

所述N型薄層包括第一種N型薄層和第二種N型薄層。

所述第一種N型薄層包括第一高電阻率部分和第一低電阻率部分，所述第一高電阻率部分為所述第一種N型薄層的中間部分，所述第一低電阻率部分位于所述第一高電阻率部分的兩側且和鄰近的所述P型薄層相接觸。

所述第一種N型薄層和其鄰近的所述P型薄層的電荷平衡，且所述第一種N型薄層的N型載流子數和所述P型薄層的P型載流子數的差值要小于等于所述第一種N型薄層的N型載流子數的10%、以及小于等于所述P型薄層的P型載流子數的10%；所述N型薄層和所述P型薄層之間連接反偏電壓時，第一種N型薄層和其鄰近的所述P型薄層之間能互相完全橫向耗盡或非完全橫向耗盡，非完全橫向耗盡時所述第一種N型薄層或所述P型薄層的未被橫向耗盡的載流子數不超過所述第一種N型薄層劑量的10%、以及不超過所述P型薄層劑量的10%。

所述第二種N型薄層包括第二高電阻率部分和第二低電阻率部分，所述第二高電阻率部分為所述第二種N型薄層的中間部分，所述第二低電阻率部分位于所述第二高電阻率部分的兩側且和鄰近的所述P型薄層相接觸；所述第二高電阻率部分和所述第二低電阻率部分的電阻率之比大于5:1；所述第一高電阻率部分和所述第二高電阻率部分的電阻率相同，所述第一低電阻率部分和所述第二低電阻率部分的電阻率相同，所述第二高電阻率部分的寬度大于所述第一高電阻率部分的寬度。