技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種電平移位電路。

背景技術(shù)

電平移位電路將低壓控制信號轉(zhuǎn)換為高壓控制信號，實現(xiàn)低壓邏輯對高壓功率輸出級的控制，應(yīng)用于高壓器件的控制技術(shù)領(lǐng)域，在電機驅(qū)動、等離子顯示（PDP）、有機發(fā)光二極管顯示（OLED）和FLASH存儲器電路等方面得到了廣泛應(yīng)用。在高壓器件的控制技術(shù)領(lǐng)域，可將控制電路和高壓輸出驅(qū)動電路集成在一起，實現(xiàn)高耐壓、大電流、高精度。常規(guī)的電平移位電路將低壓控制信號轉(zhuǎn)換為高壓控制信號用于驅(qū)動高壓下工作的輸出級PMOS管。電平移位電路作為連接控制電路和輸出驅(qū)動級的關(guān)鍵電路，一方面要求有很高的驅(qū)動能力，滿足輸出級的驅(qū)動要求；另一方面電平移位電路也是高電壓工作電路，要求有比較低的靜態(tài)電流，從而降低功耗。

圖1示出了現(xiàn)有技術(shù)的一種電平移位電路的結(jié)構(gòu)示意圖，包括第一PMOS晶體管PM11、第二PMOS晶體管PM12、第一NMOS晶體管NM11和第二NMOS晶體管NM12。所述第一PMOS晶體管PM11的源極和第二PMOS晶體管PM12的源極連接電壓源VHH；所述第一PMOS晶體管PM11的漏極連接所述第一NOMS晶體管NM11的漏極和第二PMOS晶體管PM12的柵極，所述第一PMOS晶體管PM11的柵極連接所述第二PMOS晶體管PM12的漏極和第二NMOS晶體管NM12的漏極；所述第一NMOS晶體管NM11和第二NMOS晶體管NM12的源極接地；所述第一NMOS晶體管NM11的柵極為所述電平移位電路的第一輸入端INa，所述第二NMOS晶體管NM12的柵極為所述電平移位電路的第二輸入端INb，所述第二PMOS晶體管PM12的漏極和所述第二NMOS晶體管NM12的漏極為所述電平移位電路的輸出端OUT。

電平移位電路工作過程中，所述第一輸入端INa加載輸入信號，所述第二輸入端INb加載與所述輸入信號相位相反的信號。當所述輸入信號為低電平時，所述第一NMOS晶體管NM11處于關(guān)閉狀態(tài)，所述第二NMOS晶體管NM12處于開啟狀態(tài)，所述第一PMOS晶體管PM11處于開啟狀態(tài)，所述第二PMOS晶體管PM12處于關(guān)閉狀態(tài)，所述電平移位電路的輸出端OUT輸出低電平。當輸入信號從低電平切換到高電平時，所述第一NMOS晶體管NM11處于開啟狀態(tài)，所述第二NMOS晶體管NM12處于關(guān)閉狀態(tài)，所述第一PMOS晶體管PM11處于關(guān)閉狀態(tài)，所述第二PMOS晶體管PM12處于開啟狀態(tài)，所述電平移位電路輸出端OUT輸出高電平VHH。但是在輸入信號電平轉(zhuǎn)換的過程中，例如由低電平轉(zhuǎn)換為高電平的過程中，當?shù)谝籒MOS晶體管NM11開啟時，若第一PMOS晶體管PM11還沒有關(guān)閉，就會形成一條在從高壓電壓源VHH到地的電路，具有較大的電流。

因此現(xiàn)有技術(shù)的電平移位電路功耗高。

其他有關(guān)信息還可以參考公開號為US2011/273940A1的美國發(fā)明專利申請。

發(fā)明內(nèi)容

本發(fā)明解決的問題是現(xiàn)有技術(shù)的電平移位電路功耗高。

為解決上述問題，本發(fā)明提供了一種電平移位電路，包括：第一電平移位電路，用于根據(jù)輸入信號輸出第一電平信號，所述第一電平移位電路的第一輸入端連接所述輸入信號，所述第一電平移位電路的第二輸入端連接反相的輸入信號，所述第一電平移位電路的輸出端輸出所述第一電平信號，所述第一電平信號的電平翻轉(zhuǎn)速度小于所述輸入信號的電平翻轉(zhuǎn)速度；反相器，用于將所述第一電平信號反相；第二電平移位電路，用于根據(jù)所述第一電平信號輸出第二電平信號，所述第二電平移位電路的第一輸入端連接所述第一電平信號，所述第二電平移位電路的第二輸入端連接經(jīng)所述反相器反相的第一電平信號，所述第二電平信號的輸出端輸出所述第二電平信號，所述第二電平信號的電平翻轉(zhuǎn)速度小于所述第一電平信號的電平翻轉(zhuǎn)速度。

可選的，所述第一電平移位電路由具有第一閾值電壓的MOS晶體管組成，所述第二電平移位電路由具有第二閾值電壓的MOS晶體管組成。

可選的，所述第二閾值電壓大于所述第一閾值電壓。