1.一種電平移位電路，其特征在于，通過兩級電平移位電路將低壓信號轉換為高壓信號，所述電平移位電路包括：

第一電平移位電路，用于根據輸入信號輸出第一電平信號，所述第一電平移位電路的第一輸入端連接所述輸入信號，所述第一電平移位電路的第二輸入端連接反相的輸入信號，所述第一電平移位電路的輸出端輸出所述第一電平信號，所述第一電平信號的電平翻轉速度小于所述輸入信號的電平翻轉速度；

反相器，用于將所述第一電平信號反相；

第二電平移位電路，用于根據所述第一電平信號輸出第二電平信號，所述第二電平移位電路的第一輸入端連接所述第一電平信號，所述第二電平移位電路的第二輸入端連接經所述反相器反相的第一電平信號，所述第二電平移位電路的輸出端輸出所述第二電平信號，所述第二電平信號的電平翻轉速度小于所述第一電平信號的電平翻轉速度；

其中，所述第一電平信號的電平高于所述輸入信號的電平，所述第二電平信號的電平高于所述第一電平信號的電平；

所述第一電平移位電路包括第一PMOS晶體管、第二PMOS晶體管、第一NMOS晶體管和第二NMOS晶體管，所述第一PMOS晶體管的源極和襯底連接第一電源，所述第二PMOS晶體管的源極和襯底連接第一電源，所述第一電源電壓小于3.3伏特；

所述第二電平移位電路包括第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第六PMOS晶體管、第三NOMS晶體管和第四NMOS晶體管，

所述第三PMOS晶體管的源極和襯底連接第二電源，所述第四PMOS晶體管的源極和襯底連接第二電源，所述第二電源的電壓范圍為3.3伏特～16伏特；

所述第三PMOS晶體管的柵極連接所述第六PMOS晶體管的漏極和所述第四NMOS晶體管的漏極，所述第三PMOS晶體管的漏極連接所述第五PMOS晶體管的源極；

所述第四PMOS晶體管的柵極連接所述第五PMOS晶體管的漏極和第三NMOS晶體管的漏極，所述第四PMOS晶體管的漏極連接所述第六PMOS晶體管源極；

所述第五PMOS晶體管的襯底和所述第六PMOS晶體管的襯底連接所述第二電源，所述第五PMOS晶體管的柵極連接第三NMOS晶體管的柵極，所述第六PMOS晶體管的柵極連接所述第四NMOS晶體管的柵極；

所述第三NMOS晶體管的襯底和源極接地，所述第四NMOS晶體管的襯底和源極接地；

所述第五PMOS晶體管的柵極和第三NMOS晶體管的柵極為所述第二電平移位電路的第一輸入端，所述第六PMOS晶體管的柵極和所述第四NMOS晶體管的柵極為所述第二電平移位電路的第二輸入端，所述第五PMOS晶體管的漏極和所述第三NMOS晶體管的漏極為所述第二電平移位電路的輸出端。

2.如權利要求1所述的電平移位電路，其特征在于，所述第一電平移位電路由具有第一閾值電壓的MOS晶體管組成，所述第二電平移位電路由具有第二閾值電壓的MOS晶體管組成。

3.如權利要求2所述的電平移位電路，其特征在于，所述第二閾值電壓大于所述第一閾值電壓。

4.如權利要求3所述的電平移位電路，其特征在于，

所述第一PMOS晶體管的漏極連接所述第二PMOS晶體管的柵極和第一NMOS晶體管的漏極，所述第一PMOS晶體管的柵極連接所述第二PMOS晶體管的漏極和第二NMOS晶體管的漏極；

所述第一NMOS晶體管的源極和襯底接地，所述第二NMOS晶體管的源極和襯底接地；

所述第一NMOS晶體管的柵極為所述第一電平移位電路的第一輸入端，所述第二NMOS晶體管的柵極為所述第一電平移位電路的第二輸入端，所述第一PMOS晶體管的漏極和所述第一NMOS晶體管的漏極為所述第一電平移位電路的輸出端。

5.如權利要求4所述的電平移位電路，其特征在于，所述第一電源的電壓等于所述反相器的電源電壓。

6.如權利要求4所述的電平移位電路，其特征在于，所述第一電源的電壓小于所述反相器的電源電壓。

7.如權利要求6所述的電平移位電路，其特征在于，所述第一電源的電壓范圍為1.0伏特～1.2伏特，所述反相器的電源電壓范圍為1.5伏特～3.3伏特。

8.如權利要求6所述的電平移位電路，其特征在于，所述第一電源的電壓范圍為1.35伏特～1.65伏特，所述反相器的電源電壓范圍為1.5伏特～3.3伏特。