技術(shù)領(lǐng)域

本發(fā)明涉及通信領(lǐng)域，尤其涉及節(jié)點(diǎn)控制器、并行計(jì)算服務(wù)器系統(tǒng)以及路由方法。

背景技術(shù)

當(dāng)前的IT發(fā)展趨勢(shì)逐漸向高端服務(wù)器領(lǐng)域拓展，對(duì)于大數(shù)據(jù)處理，云存儲(chǔ)和計(jì)算的需求激增，此類應(yīng)用對(duì)系統(tǒng)的內(nèi)存空間和處理器的個(gè)數(shù)有較大需求，采用一致性緩存非均勻存儲(chǔ)訪問(wèn)(Cache?coherence?Non-Uniform?Memory?Access，CC-NUMA)架構(gòu)的并行計(jì)算服務(wù)器系統(tǒng)可以滿足此類市場(chǎng)需求。

如圖1所示，為現(xiàn)有技術(shù)中的一種CC-NUMA架構(gòu)下的計(jì)算服務(wù)器系統(tǒng)的結(jié)構(gòu)組成示意圖。如圖1所示，在CC-NUMA架構(gòu)并行計(jì)算服務(wù)器系統(tǒng)中，利用處理器之間的高速互聯(lián)接口，采用多個(gè)處理器直連的方式來(lái)構(gòu)成計(jì)算服務(wù)器系統(tǒng)，在系統(tǒng)中，各個(gè)處理器共享整個(gè)系統(tǒng)的內(nèi)存空間，所有處理器協(xié)同處理系統(tǒng)事務(wù)。

但是，由于處理器本身的高速互連接口一般有多組高速差分信號(hào)組成，管腳數(shù)很多，導(dǎo)致處理器芯片的面積較大，所以一般處理器的高速互連接口數(shù)量不多，這樣就導(dǎo)致整個(gè)計(jì)算服務(wù)器系統(tǒng)的規(guī)模受到處理器高速互連接口數(shù)量的限制，一般僅支持8個(gè)處理器直連的方式，嚴(yán)重限制系統(tǒng)規(guī)模；

在各個(gè)處理器直連的系統(tǒng)中，可靠性方面較差，如果任何一個(gè)處理器的熱插拔或互連鏈路的損壞都會(huì)導(dǎo)致系統(tǒng)性能下降甚至死機(jī)；途經(jīng)某個(gè)處理器的數(shù)據(jù)過(guò)多，路由過(guò)于繁忙，也會(huì)導(dǎo)致系統(tǒng)性能的突然下降。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供節(jié)點(diǎn)控制器、并行計(jì)算服務(wù)器系統(tǒng)以及路由方法，可擴(kuò)展計(jì)算服務(wù)器系統(tǒng)的規(guī)模，并提升計(jì)算服務(wù)器系統(tǒng)的性能。

本發(fā)明第一方面提供一種節(jié)點(diǎn)控制器，其位于并行計(jì)算服務(wù)器系統(tǒng)中的一個(gè)節(jié)點(diǎn)內(nèi)，可包括：

高速互連接口，與所述節(jié)點(diǎn)內(nèi)的處理器的高速互聯(lián)接口相連，用于與所述處理器的高速互連接口互傳數(shù)據(jù)；

外部網(wǎng)絡(luò)接口，與所述并行計(jì)算服務(wù)器系統(tǒng)中其他節(jié)點(diǎn)的外部網(wǎng)絡(luò)接口相連，用于與所述其他節(jié)點(diǎn)的外部網(wǎng)絡(luò)接口互傳數(shù)據(jù)。

結(jié)合第一方面，在第一種可能的實(shí)現(xiàn)方式中，本發(fā)明的節(jié)點(diǎn)控制器還可包括：

節(jié)點(diǎn)內(nèi)網(wǎng)絡(luò)接口，與所述節(jié)點(diǎn)內(nèi)的其他節(jié)點(diǎn)控制器的節(jié)點(diǎn)內(nèi)網(wǎng)絡(luò)接口相連，用于與所述其他節(jié)點(diǎn)控制器的節(jié)點(diǎn)內(nèi)網(wǎng)絡(luò)接口互傳數(shù)據(jù)。

本發(fā)明第二方面提供一種并行計(jì)算服務(wù)器系統(tǒng)，其可包括至少一個(gè)節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)包括至少兩個(gè)處理器和至少一個(gè)節(jié)點(diǎn)控制器：

所述至少兩個(gè)處理器通過(guò)高速互連接口級(jí)聯(lián)形成封閉鏈路；

每個(gè)處理器通過(guò)高速互連接口至少與一個(gè)節(jié)點(diǎn)控制器的高速互連接口相連，以通過(guò)高速互連接口互傳數(shù)據(jù)；

當(dāng)包括至少兩個(gè)節(jié)點(diǎn)控制器時(shí)，每個(gè)節(jié)點(diǎn)控制器通過(guò)節(jié)點(diǎn)內(nèi)網(wǎng)絡(luò)接口級(jí)聯(lián)形成封閉鏈路，以通過(guò)節(jié)點(diǎn)內(nèi)網(wǎng)絡(luò)接口互傳數(shù)據(jù)；

每個(gè)節(jié)點(diǎn)控制器通過(guò)所述節(jié)點(diǎn)控制器的外部網(wǎng)絡(luò)接口，與其他節(jié)點(diǎn)的外部網(wǎng)絡(luò)接口相連，用于與所述其他節(jié)點(diǎn)的外部網(wǎng)絡(luò)接口互傳數(shù)據(jù)。

結(jié)合第二方面，在第一種可能的實(shí)現(xiàn)方式中，所述至少兩個(gè)處理器還通過(guò)高速互連接口與級(jí)聯(lián)鏈路中的其他處理器跨級(jí)相連。

結(jié)合第二方面或第二方面的第一種可能的實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中，本發(fā)明的每個(gè)節(jié)點(diǎn)具體包括4的倍數(shù)個(gè)處理器和2的倍數(shù)個(gè)節(jié)點(diǎn)控制器。

結(jié)合第二方面的第二種可能的實(shí)現(xiàn)方式，在第三種可能的實(shí)現(xiàn)方式中，每個(gè)節(jié)點(diǎn)控制器上連接2個(gè)或4個(gè)處理器。

本發(fā)明第三方面提供一種基于本發(fā)明所述的并行計(jì)算服務(wù)器系統(tǒng)的路由方法，其可包括：

第一節(jié)點(diǎn)內(nèi)的第一處理器發(fā)起對(duì)同一節(jié)點(diǎn)內(nèi)的第二處理器的內(nèi)存訪問(wèn)請(qǐng)求；

若所述節(jié)點(diǎn)內(nèi)的處理器之間的高速互連接口可用，通過(guò)所述節(jié)點(diǎn)內(nèi)的各處理器的高速互連接口級(jí)聯(lián)形成的鏈路將所述第一處理器對(duì)所述第二處理器的內(nèi)存訪問(wèn)請(qǐng)求路由到所述第二處理器；

若所述節(jié)點(diǎn)內(nèi)的處理器之間有不可用的高速互連接口，則通過(guò)高速互連接口將所述第一處理器對(duì)所述第二處理器的內(nèi)存訪問(wèn)請(qǐng)求路由到與所述第一處理器相連的第一節(jié)點(diǎn)控制器上；

若所述第二處理器與所述第一節(jié)點(diǎn)控制器相連，則將所述第一處理器對(duì)所述第二處理器的內(nèi)存訪問(wèn)請(qǐng)求通過(guò)所述第一節(jié)點(diǎn)控制器與所述第二處理器之間的高速互連接口路由到所述第二處理器；

若所述第二處理器與所述第一節(jié)點(diǎn)控制器不相連，則通過(guò)所述節(jié)點(diǎn)內(nèi)節(jié)點(diǎn)控制器之間的節(jié)點(diǎn)內(nèi)網(wǎng)絡(luò)接口級(jí)聯(lián)形成的封閉鏈路將所述第一處理器對(duì)所述第二處理器的內(nèi)存訪問(wèn)請(qǐng)求路由到與所述第二處理器相連的第二節(jié)點(diǎn)控制上，并將所述第一處理器對(duì)所述第二處理器的內(nèi)存訪問(wèn)請(qǐng)求通過(guò)所述第二節(jié)點(diǎn)控制器與所述第二處理器之間的高速互連接口路由到所述第二處理器。