技術(shù)領(lǐng)域

本發(fā)明有關(guān)于內(nèi)存，特別是有關(guān)于存儲電路。

背景技術(shù)

存儲電路包括多個存儲單元以儲存數(shù)據(jù)。存儲電路可運作于三種 模式，包括啟動(active)模式、睡眠(sleep)模式、以及節(jié)能(power?down) 模式。當(dāng)存儲電路運作于啟動模式中，數(shù)據(jù)可被正常地寫入存儲電路 或由存儲電路讀出，但存儲電路的耗電量較高。當(dāng)存儲電路運作于睡 眠模式，存儲電路的耗電量減低，而之前寫入的數(shù)據(jù)仍舊可被保留于 存儲電路中，但存儲電路無法接受新數(shù)據(jù)的寫入，也無法由存儲電路 讀出數(shù)據(jù)。當(dāng)存儲電路運作于節(jié)能模式，存儲電路的耗電量減到最低， 且存儲電路無法保留之前寫入的數(shù)據(jù)。

圖1A為第一現(xiàn)有存儲電路100的方框圖。現(xiàn)有存儲電路100包 括兩個PMOS晶體管101、102以及存儲單元陣列110。存儲單元陣列 110包括多個存儲單元供數(shù)據(jù)儲存。PMOS晶體管101的面積較PMOS 晶體管102的面積為大。PMOS晶體管101耦接于第一電壓端V_DD與 節(jié)點103之間，而PMOS晶體管102耦接于第一電壓端V_DD與節(jié)點103 之間，且存儲單元陣列110耦接于節(jié)點103與地電位GND之間。當(dāng)存 儲電路100于啟動模式中運作，啟動信號啟動PMOS晶體管101，而 睡眠信號關(guān)閉PMOS晶體管102。當(dāng)存儲電路100于睡眠模式中運作， 啟動信號關(guān)閉PMOS晶體管101，而睡眠信號啟動PMOS晶體管102。 當(dāng)存儲電路100于節(jié)能模式中運作，啟動信號關(guān)閉PMOS晶體管101， 而睡眠信號關(guān)閉PMOS晶體管102，以切斷存儲單元陣列100的供電。

因為第一現(xiàn)有存儲電路100的存儲單元陣列110于節(jié)能模式下的 供電被切斷，當(dāng)存儲電路100的運作模式由節(jié)能模式切換至啟動模式 時，存儲電路100的所有子電路必須在正常運作之前被充電至啟動模 式下的電位。對子電路的充電需要大量的耗能，因此需要長的充電時 間(稱之為蘇醒時間wakeup?time)。當(dāng)存儲電路100的運作模式由節(jié)能 模式切換至啟動模式時，大的充電耗能(rushing?power)會使存儲電路 100的效能降低，而長的蘇醒時間亦使存儲電路100的效能降低。

為了減少充電耗能，圖1B的存儲電路170被提供。存儲電路170 包括多個PMOS晶體管171～17n，以及多個延遲單元182～18(n-1)。 PMOS晶體管171～17n耦接于第一電壓端VDD與節(jié)點VVDD之間， 對存儲單元陣列供電。當(dāng)睡眠信號自邏輯高電位切換至邏輯低電位， 存儲電路的運作模式自睡眠模式切換至啟動模式，而睡眠信號被送至 第一PMOS晶體管171的柵極以啟動第一PMOS晶體管171。延遲的 睡眠信號接著被送至第二PMOS晶體管172的柵極以啟動第二PMOS 晶體管172。PMOS晶體管171、172、…、17n因此依次被啟動以降低 充電耗能。但存儲電路170的蘇醒時間卻因此而被延長，因而降低了 存儲電路170的效能。因此，需要一個存儲電路，自節(jié)能模式切換至 啟動模式時的充電耗能及蘇醒時間可有效地被減少。

發(fā)明內(nèi)容

為了減少存儲電路的充電耗能的技術(shù)問題，本發(fā)明提供一種新的 存儲電路與字線控制電路。

本發(fā)明提供一種存儲電路，包括第一PMOS晶體管、第二PMOS 晶體管、第一NMOS晶體管、第二NMOS晶體管以及存儲單元陣列。 第一PMOS晶體管耦接于第一電壓端與第一節(jié)點之間。第二PMOS晶 體管耦接于第一電壓端與第二節(jié)點之間。第一NMOS晶體管，耦接于 第三節(jié)點與第二電壓端之間。第二NMOS晶體管耦接于第四節(jié)點與第 二電壓端之間。存儲單元陣列包括多個存儲單元，其中存儲單元的至 少一個包含第一反相器及第二反相器，其中第一反相器的正電源端耦 接至第一節(jié)點，第一反相器的負(fù)電源端耦接至第三節(jié)點，第二反相器 的正電源端耦接至第二節(jié)點，且第二反相器的負(fù)電源端耦接至第四節(jié) 點。