1.一種存儲電路，包括：

第一PMOS晶體管，耦接于第一電壓端與第一節點之間；

第二PMOS晶體管，耦接于所述第一電壓端與第二節點之間；

第一NMOS晶體管，耦接于第三節點與第二電壓端之間；

第二NMOS晶體管，耦接于第四節點與所述第二電壓端之間；存 儲單元陣列，包括多個存儲單元，其中所述多個存儲單元中的至少一 個包含第一反相器及第二反相器，其中所述第一反相器的正電源端耦 接至所述第一節點，所述第一反相器的負電源端耦接至所述第三節點， 所述第二反相器的正電源端耦接至所述第二節點，且所述第二反相器 的負電源端耦接至所述第四節點；以及

所述存儲電路更包括可控制所述第一PMOS晶體管、所述第二 PMOS晶體管、所述第一NMOS晶體管、以及所述第二NMOS晶體管 的柵極電壓的控制電路，當所述存儲電路于節能模式運作時，所述控 制電路控制所述多個柵極電壓以啟動所述第一PMOS晶體管、關閉所 述第二PMOS晶體管、關閉所述第一NMOS晶體管、并啟動所述第二 NMOS晶體管，以將所述第一反相器的輸出電壓提升至邏輯高電壓， 并將所述第二反相器的輸出電壓下拉至邏輯低電壓。

2.如權利要求1所述的存儲電路，其特征在于，所述第一反相器 包括：

第三PMOS晶體管，具有源極耦接至所述第一節點；以及

第三NMOS晶體管，具有源極耦接至所述第三節點，柵極耦接至 所述第三PMOS晶體管的柵極，以及漏極耦接至所述第三PMOS晶體 管的漏極；

且所述第二反相器包括：

第四PMOS晶體管，具有源極耦接至所述第二節點，柵極耦接至 所述第三PMOS晶體管的漏極，以及漏極耦接至所述第三PMOS晶體 管的柵極；以及

第四NMOS晶體管，具有源極耦接至所述第四節點，柵極耦接至 所述第四PMOS晶體管的柵極，以及漏極耦接至所述第四PMOS晶體 管的漏極。

3.如權利要求1所述的存儲電路，其特征在于，所述存儲單元更 包括：

第一傳輸柵晶體管，耦接于位線以及所述第一反相器的輸出端之 間，具有柵極耦接至字線；以及

第二傳輸柵晶體管，耦接于反向位線以及所述第二反相器的輸出 端之間，具有柵極耦接至所述字線。

4.如權利要求1所述的存儲電路，其特征在于，當所述存儲電路 于啟動模式運作時，所述控制電路控制所述第一PMOS晶體管、所述 第二PMOS晶體管、所述第一NMOS晶體管、以及所述第二NMOS 晶體管的所述多個柵極電壓以啟動所述第一PMOS晶體管、啟動所述 第二PMOS晶體管、啟動所述第一NMOS晶體管、并啟動所述第二 NMOS晶體管，以使所述存儲單元儲存數據。

5.如權利要求1所述的存儲電路，其特征在于，當所述存儲電路 于睡眠模式運作時，所述控制電路控制所述第一PMOS晶體管、所述 第二PMOS晶體管、所述第一NMOS晶體管、以及所述第二NMOS 晶體管的所述多個柵極電壓至所述第一PMOS晶體管、所述第二 PMOS晶體管、所述第一NMOS晶體管、以及所述第二NMOS晶體管 的閾值電壓，以使所述存儲單元以較少的功率消耗保存所儲存的數據。

6.如權利要求5所述的存儲電路，其特征在于，所述控制電路包 括：

第一控制邏輯電路，依據反相節能信號以及睡眠信號控制所述第 一PMOS晶體管的柵極電壓；

第二控制邏輯電路，依據所述反相節能信號以及所述睡眠信號控 制所述第二PMOS晶體管的柵極電壓；

第三控制邏輯電路，依據節能信號以及反相睡眠信號控制所述第 一NMOS晶體管的柵極電壓；以及

第四控制邏輯電路，依據所述節能信號以及所述反相睡眠信號控 制所述第二NMOS晶體管的柵極電壓；

其中所述反相節能信號是通過反轉所述節能信號而得，所述節能 信號表示是否所述存儲電路于所述節能模式中操作，而所述反相睡眠 信號是通過反轉所述睡眠信號而得，所述睡眠信號表示是否所述存儲 電路于所述睡眠模式中操作。