技術領域

本發明涉及一種電子元器件，特別涉及一種包括由多個LC并聯諧振器組成的帶通濾波器的電子元器件。

背景技術

作為現有的電子元器件，例如，已知有專利文獻1中記載的層疊帶通濾波器。該層疊帶通濾波器包括層疊體以及多個LC并聯諧振器。層疊體通過層疊多個電介質層而構成。各LC并聯諧振器由電容器電極及電感器電極構成。電感器電極形成為環路狀。而且，各LC并聯諧振器的環路面相互重疊。由于如上所述的層疊帶通濾波器的環路面相互重疊，所以能夠提高相鄰LC并聯諧振器的電感器電極間的耦合度，可實現寬頻帶化。

然而，對于具有由多個LC并聯諧振器所組成的帶通濾波器的電子元器件，有時會為了獲得所需的特性而希望降低LC并聯諧振器的電感器電極間的耦合度。專利文獻1中所記載的層疊帶通濾波器中，作為降低相鄰LC并聯諧振器間的耦合度的方法，提出了增大LC并聯諧振器間的距離的方案。然而，若增大LC并聯諧振器間的距離，則會出現層疊帶通濾波器變大的問題。

現有技術文獻

專利文獻

專利文獻1：國際公開第2007/119356號刊物

發明內容

發明所要解決的技術問題

因此，本發明的目的在于提供一種電子元器件，能不使元件變大而降低LC并聯諧振器的線圈間的耦合度。

為解決問題所采用的技術方案

本發明一個實施方式的電子元器件包括：層疊體，該層疊體通過層疊多個絕緣體層而構成；以及環路狀的第一LC并聯諧振器和第二LC并聯諧振器，所述第一LC并列諧振器和第二LC并聯諧振器包括在層疊方向上延伸的過孔導體以及設置在所述絕緣體層上的導體層，所述第一LC并列諧振器和第二LC并聯諧振器構成帶通濾波器，所述第一LC并聯諧振器的第一環路面和所述第二LC并聯諧振器的第二環路面與層疊方向平行且相互平行，并且在從該第一環路面的法線方向俯視時，所述第一LC并聯諧振器的第一環路面和所述第二LC并聯諧振器的第二環路面的至少一部分相互重疊，所述第一環路面朝層疊方向的上側和/或下側超出所述第二環路面。

發明效果

利用本發明，能不使元件變大而調整LC并聯諧振器的線圈間的耦合度。

附圖說明

圖1是本發明的實施方式所涉及的電子元器件的外觀立體圖。

圖2是電子元器件的層疊體的分解立體圖。

圖3是電子元器件的等效電路圖。

圖4(a)至圖4(h)分別是變形例1所涉及的電子元器件至變形例8所涉及的電子元器件的剖視結構圖。

圖5是表示第一仿真結果的曲線圖。

圖6是表示第一仿真結果的曲線圖。

圖7是表示第二仿真結果的曲線圖。

圖8是表示第三仿真結果的曲線圖。

圖9是表示第四仿真結果的曲線圖。

圖10是表示第五仿真結果的曲線圖。

具體實施方式

下面，對本發明的實施方式所涉及的電子元器件進行說明。

(電子元器件的結構)

下面，參照附圖，對本發明的一個實施方式所涉及的電子元器件的結構進行說明。圖1是本發明實施方式所涉及的電子元器件10的外觀立體圖。圖2是電子元器件10的層疊體12的分解立體圖。圖3是電子元器件10的等效電路圖。在圖1和圖2中，z軸方向表示層疊方向。另外，x軸方向表示沿電子元器件的長邊的方向，y軸方向表示沿電子元器件10的短邊的方向。

如圖1和圖2所示，電子元器件10包括層疊體12、外部電極14(14a～14d)、LC并聯諧振器LC1～LC3以及引出導體層20(20a、20b)、28(28a、28b)。

如圖2所示，層疊體12通過將由陶瓷電介質所構成的絕緣體層16(16a～16g)進行層疊而構成，從而形成長方體狀。另外，層疊體12中內置有LC并聯諧振器LC1～LC3。

如圖1所示，外部電極14a設置于x軸方向的負方向側的側面上，作為輸入電極來使用。外部電極14b設置于x軸方向的正方向側的側面上，作為輸出電極來使用。外部電極14c設置于y軸方向的負方向側的側面上，作為接地電極來使用。外部電極14d設置于y軸方向的正方向側的側面上，作為接地電極來使用。