[發(fā)明專利]半導體組件堆棧結構測試方法無效
| 申請?zhí)枺?/td> | 201110372934.4 | 申請日: | 2011-11-08 |
| 公開(公告)號: | CN102956520A | 公開(公告)日: | 2013-03-06 |
| 發(fā)明(設計)人: | 易繼銘;劉安鴻;黃祥銘;李宜璋 | 申請(專利權)人: | 南茂科技股份有限公司 |
| 主分類號: | H01L21/66 | 分類號: | H01L21/66 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 陳亮 |
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 組件 堆棧 結構 測試 方法 | ||
技術領域
本發(fā)明有關于一種半導體組件堆棧結構測試方法,尤其是指一種用于直通硅穿孔(TSV)式半導體組件堆棧結構的測試方法。
背景技術
現(xiàn)代科技產(chǎn)品中半導體組件的應用相當廣泛,尤其是通訊、計算機、網(wǎng)絡相關等電子設備中,半導體組件(例如:芯片或晶圓)的存在是不可或缺的,而隨著市場對這些電子產(chǎn)品的需求日益增加,如何快速、有效率的改良半導體組件生產(chǎn)工藝并提供足夠供應市場需求的芯片是半導體廠商努力的目標。在半導體組件生產(chǎn)工藝中,為了確保所生產(chǎn)的半導體組件能正常使用,并進一步淘汰有問題的不良半導體組件,所以會在工藝中對半導體組件進行檢測的動作,以確保半導體組件的良率。
而現(xiàn)在一般半導體組件堆棧結構的生產(chǎn)工藝中,半導體組件在進行堆棧加工之前,會先測試各個半導體組件,確認所測試半導體組件的功能無誤后,再加以堆棧加工,待所有半導體組件堆棧完畢后,再針對最終的堆棧結構進行測試,此檢測方法雖能確保半導體組件在堆棧前狀態(tài)無虞,然而由于現(xiàn)在半導體組件體積日趨縮小,因此半導體組件在堆棧加工的過程中,很可能因堆棧位置有誤或其它種種原因,而造成堆棧后的半導體組件無法正常使用。同時,若是堆棧過程中有一片半導體組件與其它半導體組件在電性連結上有問題,則整個半導體組件堆棧結構功能就會受損,甚至可能完全無法使用,這種情形不但降低最終半導體組件封裝結構的良率,更重要的是,雖然整個半導體組件堆棧結構功能無法正常執(zhí)行,但僅是其中某一片半導體組件發(fā)生電性連接上的問題,而其它半導體組件在功能上還是好的,卻必須將整個產(chǎn)品以低價出售甚至直接報廢,而使得生產(chǎn)成本大幅增加。所以如何有效的確保半導體組件在逐一堆棧后還能正常使用,提升電子產(chǎn)品的良率以及減少正常半導體組件被歸為廢品的浪費,成為相關業(yè)界一直關注的議題。
有鑒于此,如何針對上述習知半導體組件堆棧結構生產(chǎn)工藝中測試所存在的缺點進行研發(fā)改良,讓使用者能夠更方便使用且制作成本降到最低,實為相關業(yè)界所需努力研發(fā)的目標。
發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術不盡理想之處,本發(fā)明提供了一種半導體組件堆棧結構測試方法。此種半導體組件堆棧結構測試方法包含下列步驟:
(a)提供測試底板與探針卡,測試底板包含多個測試接點,探針卡包含多個探針,測試底板與探針卡分別連接至測試裝置,以供發(fā)送及接收測試訊號;
(b)提供基板,基板設置于測試底板上,且基板包含有多個第一接觸點及第二接觸點,多個第一接觸點與多個第二接觸點相應電性導通,多個第一接觸點與測試底板的多個測試接點電性連接;
(c)提供多個半導體組件,各半導體組件具有多個第一電性接點及多個第二電性接點,且多個第一電性接點與多個第二電性接點為對應電性導通,自多個半導體組件中取出一個半導體組件,將半導體組件固接于基板上,使半導體組件的多個第一電性接點與基板的多個第二接觸點電性連接;
(d)繼續(xù)自多個半導體組件中取出另一個半導體組件,固接于前一個半導體組件上,并使后取出的半導體組件的多個第一電性接點與前一個半導體組件的第二電性接點電性連接;
(e)將探針卡的多個探針接觸后取出的半導體組件的多個第二電性接點,藉以對后取出的半導體組件進行電性測試;以及
(f)重復前兩個步驟,直至多個半導體組件全部測試完畢。
所述的半導體組件堆棧結構測試方法,進一步包含在步驟(b)之后,將探針卡的多個探針接觸基板的多個第二接觸點,藉以對基板進行電性測試。
所述的半導體組件堆棧結構測試方法,進一步包含在步驟(d)之前,將探針卡的多個探針接觸基板上的半導體組件的多個第二電性接點,藉以對半導體組件進行電性測試。
所述的半導體組件堆棧結構測試方法,其中各半導體組件的多個第一電性接點與多個第二電性接點是藉由直通硅穿孔電極(TSV,Through-Silicon?Via)對應連接導通。
所述的半導體組件堆棧結構測試方法,其中測試底板的多個測試接點為全部導通。
所述的半導體組件堆棧結構測試方法,其中測試底板的電位為零參考電位。
所述的半導體組件堆棧結構測試方法,其中測試底板的多個測試接點為各自電性獨立。
本發(fā)明再提供了一種半導體組件堆棧結構測試方法。此種半導體組件堆棧結構測試方法包含下列步驟:
(a)提供測試底板與探針卡,測試底板包含多個測試接點,探針卡包含多個探針,測試底板與探針卡分別連接至測試裝置,以供發(fā)送及接收測試訊號;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南茂科技股份有限公司,未經(jīng)南茂科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/201110372934.4/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





