技術領域

本發明涉及一種半導體器件，特別是涉及由多個LDMOS器件并聯組成的LDMOS陣列。

背景技術

LDMOS器件(1aterally?diffused?MOSFET，橫向擴散MOS晶體管)是一種功率MOS晶體管。由于在BCD(Bipolar-CMOS-DMOS)工藝中能耐高壓(如24V)和大電流密度(如2A/mm²)，因此LDMOS器件通常被用作開關管作為最終的輸出驅動。為了能提供足夠大的驅動電流，通常會使用多個LDMOS器件并聯組成LDMOS陣列。

請參閱圖1，這是現有的LDMOS陣列的版圖示意圖。其中每個虛線橢圓表示一個LDMOS器件1，這些LDMOS器件1為并聯關系，即相同的電極總是連接在一起。其中D表示單個LDMOS器件1的漏極，S1、S2、S3均表示單個LDMOS器件1的源極。在圖1所示的水平方向上，每兩個相鄰的LDMOS器件1總是背靠背排列，以共用一個漏極或共用一個源極。在LDMOS陣列的最外圍具有一圈保護環(Ring)2，又稱隔離環。該保護環2通常與這些LDMOS器件1的襯底引出端相連接并接零電位，因此也稱接地環。保護環2用來吸收LDMOS陣列中較大的襯底電流，防止形成閂鎖效應(latch?up)。

單個LDMOS器件都能通過可靠性測試，但組成LDMOS組列后，其可靠性會大幅下降，尤其是熱載流子效應(Hot?carrier?Effect，HCE)引起的導通電阻上升顯得尤為嚴重。

在圖1所示的現有的LDMOS陣列的版圖結構中，根據每個LDMOS器件的源極處于陣列中的位置的不同，我們將每個LDMOS器件的源極分為三類：

——位于LDMOS陣列中心的源極S1，在工作時可以向四個方向導通電流；

——位于LDMOS陣列四側(且不在四個角上)的源極S2，在工作時可以向三個方向導通電流；

——位于LDMOS陣列四個角上的源極S3，在工作時僅可以向二個方向導通電流。

在LDMOS陣列中，每個LDMOS器件都是并聯的，但由于其周邊環境的不同，使得每個LDMOS器件的源極在工作時流經的電流是不同的。實驗發現，位于LDMOS陣列中心的源極S1流經的電流會是位于LDMOS陣列邊緣的源極S2、位于LDMOS陣列四個角上的源極S3流經電流的1.3～2倍之間。這便使得每個LDMOS器件的導通電阻不同，在較短的時間內有超過10％的偏差，進而大大影響LDMOS陣列的性能。在相同工作電壓、工作時間的條件下，位于LDMOS陣列中心的LDMOS器件會承受多的電流，從而老化得更快。這種電流分布的不均勻性導致整個LDMOS陣列的導通電阻的劣化比單個LDMOS器件的導通電阻的劣化更惡劣，并最終使得LDMOS陣列的可靠性變差。

針對上述問題，現有的解決方案是將多個LDMOS陣列并聯，以此減小每個LDMOS陣列的電流密度，減小熱載流子效應，提高LDMOS陣列的性能。但多個LDMOS陣列并聯會有較多的保護環，并且會增加芯片面積，降低產品的競爭力。

發明內容

本發明所要解決的技術問題是提供一種具有更高可靠性的LDMOS陣列的版圖結構。

為解決上述技術問題，本發明LDMOS陣列的版圖結構由內到外包括：

以陣列方式排列的多個并聯的LDMOS器件，即所述多個LDMOS器件的所有源極相連接，所有漏極相連接，所有柵極相連接，所有襯底引出端相連接；

一圈漏極環，包圍在所述多個LDMOS器件的外圍，與所述多個LDMOS器件的漏極不連接且接不同的電位；

一圈保護環，包圍在所述漏極環的外圍，與所述多個LDMOS器件的襯底引出端相連接且接零電位。

本發明通過對LDMOS陣列的版圖結構進行創新設計，在不影響其性能、不改變其制造工藝的前提下提高LDMOS陣列的可靠性，擴大LDMOS陣列的安全工作范圍。

附圖說明

圖1是現有的LDMOS陣列的版圖結構示意圖；

圖2是本發明LDMOS陣列的版圖結構示意圖；

圖3是現有的LDMOS陣列的版圖結構與本發明LDMOS陣列的版圖結構在導通電阻變化上的比較圖。

圖中附圖標記說明：

1為單個LDMOS器件；2為保護環；3為漏極環。

具體實施方式

請參閱圖2，本發明LDMOS陣列的版圖結構由內到外包括：