[發明專利]一種基于混值的六值絕熱異步加減法計數器單元及計數器無效
| 申請號: | 201110284576.1 | 申請日: | 2011-09-23 |
| 公開(公告)號: | CN102360275A | 公開(公告)日: | 2012-02-22 |
| 發明(設計)人: | 汪鵬君;梅鳳娜 | 申請(專利權)人: | 寧波大學 |
| 主分類號: | G06F7/50 | 分類號: | G06F7/50 |
| 代理公司: | 寧波奧圣專利代理事務所(普通合伙) 33226 | 代理人: | 程曉明 |
| 地址: | 315211 浙*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 絕熱 異步 加減法 計數器 單元 | ||
技術領域
本發明涉及一種加減法計數器,尤其是涉及一種基于混值的六值絕熱異步加減法計 數器單元及計數器。
背景技術
國際上對開發高信息密度數字邏輯系統,增強其信息處理能力的研究相當重視,其 中一個重要的研究方向就是多值邏輯。多值邏輯電路不僅能增加單線攜帶信息的能力, 提高數字電路的信息密度,而且可以減少集成電路的芯片面積和引腳數,降低生產成本。 以往對多值邏輯電路的研究大多側重于三值或四值邏輯電路,而對六值邏輯電路的研究 則相對較少,然而直接設計六值邏輯電路不僅需要較高的電源電壓,而且對MOS管的 閾值檢測相當困難,因此研究低功耗且工作可靠性高的六值邏輯電路具有現實意義。
發明內容
本發明所要解決的技術問題是提供一種在保證具有正確的邏輯功能的前提下,能夠 有效降低功耗,提高集成電路工作可靠性的基于混值的六值絕熱異步加減法計數器單元 及計數器。
本發明解決上述技術問題所采用的技術方案為:一種基于混值的六值絕熱異步加減 法計數器單元,包括六值絕熱右移門和六值絕熱D觸發器,所述的六值絕熱右移門包括 第一信號采樣電路、第一互補信號采樣電路、二值絕熱右移門和三值絕熱右移門,所述 的第一信號采樣電路主要由第一NMOS管和第二NMOS管組成,所述的第一NMOS管 的源極為所述的六值絕熱右移門的二值采樣信號輸入端,用于接入二值采樣信號,所述 的第一NMOS管的漏極輸出所述的二值采樣信號的采樣值,所述的第二NMOS管的源 極為所述的六值絕熱右移門的三值采樣信號輸入端,用于接入三值采樣信號,所述的第 二NMOS管的漏極輸出所述的三值采樣信號的采樣值,所述的第一互補信號采樣電路 主要由第三NMOS管和第四NMOS管組成,所述的第三NMOS管的源極為所述的六值 絕熱右移門的三值互補采樣信號輸入端,用于接入三值互補采樣信號,所述的第三 NMOS管的漏極輸出所述的三值互補采樣信號的采樣值,所述的第四NMOS管的源極 為所述的六值絕熱右移門的二值互補采樣信號輸入端,用于接入二值互補采樣信號,所 述的第四NMOS管的漏極輸出所述的二值互補采樣信號的采樣值,所述的第一NMOS 管的柵極、所述的第二NMOS管的柵極、所述的第三NMOS管的柵極和所述的第四 NMOS管的柵極并接于鐘控時鐘信號輸入端,接入幅值電平對應邏輯2的鐘控時鐘信號, 所述的二值絕熱右移門主要由第一PMOS管、第二PMOS管、第五NMOS管、第六 NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一 NMOS管、第十二NMOS管、第十三NMOS管和第十四NMOS管組成,所述的第六 NMOS管的漏極、所述的第八NMOS管的漏極、所述的第十二NMOS管的漏極、所述 的第十三NMOS管的漏極、所述的第一PMOS管的漏極和所述的第二PMOS管的漏極 連接且接入幅值電平對應邏輯2的功率時鐘信號,所述的第六NMOS管的源極與所述 的第五NMOS管的漏極連接,所述的第八NMOS管的源極與所述的第七NMOS管的漏 極連接,所述的第十二NMOS管的源極與所述的第十一NMOS管的漏極連接,所述的 第十三NMOS管的源極與所述的第十四NMOS管的漏極連接,所述的第八NMOS管的 柵極和所述的第十三NMOS管的柵極均接入所述的第一信號采樣電路中接入的二值采 樣信號的采樣值,所述的第五NMOS管的柵極和所述的第十四NMOS管的柵極均接入 所述的第一信號采樣電路中接入的三值采樣信號的采樣值,所述的第六NMOS管的柵 極和所述的第十二NMOS管的柵極均接入所述的第一互補信號采樣電路中接入的二值 互補采樣信號的采樣值,所述的第七NMOS管的柵極和所述的第十一NMOS管的柵極 均接入所述的第一互補信號采樣電路中接入的三值互補采樣信號的采樣值,所述的第五 NMOS管的源極、所述的第七NMOS管的源極、所述的第一PMOS管的源極、所述的 第九NMOS管的漏極、所述的第二PMOS管的柵極和所述的第十NMOS管的柵極并接 于所述的六值絕熱右移門的二值信號輸出端,所述的第十一NMOS管的源極、所述的 第十四NMOS管的源極、所述的第二PMOS管的源極、所述的第十NMOS管的漏極、 所述的第一PMOS管的柵極和所述的第九NMOS管的柵極并接于所述的六值絕熱右移 門的二值互補信號輸出端,所述的第九NMOS管的源極和所述的第十NMOS管的源極 均接地,所述的三值絕熱右移門主要由第十五NMOS管、第十六NMOS管、第十七NMOS 管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管、第 三PMOS管和第四PMOS管組成,所述的第十五NMOS管的漏極和所述的第二十一 NMOS管的漏極連接且接入幅值電平對應邏輯1的功率時鐘信號,所述的第十七NMOS 管的漏極、所述的第二十NMOS管的漏極、所述的第三PMOS管的漏極和所述的第四 PMOS管的漏極連接且接入幅值電平對應邏輯2的功率時鐘信號,所述的第十七NMOS 管的源極與所述的第十六NMOS管的漏極連接,所述的第十七NMOS管的柵極和所述 的第二十NMOS管的柵極均接入所述的第一信號采樣電路中接入的三值采樣信號的采 樣值,所述的第十五NMOS管的柵極、所述的第十六NMOS管的柵極和所述的第二十 一NMOS管的柵極均接入所述的第一互補信號采樣電路中接入的三值互補采樣信號的 采樣值,所述的第十五NMOS管的源極、所述的第十六NMOS管的源極、所述的第三 PMOS管的源極、所述的第十八NMOS管的漏極、所述的第四PMOS管的柵極和所述 的第十九NMOS管的柵極并接于所述的六值絕熱右移門的三值信號輸出端,所述的第 二十NMOS管的源極、所述的第二十一NMOS管的源極、所述的第四PMOS管的源極、 所述的第十九NMOS管的漏極、所述的第三PMOS管的柵極和所述的第十八NMOS管 的柵極并接于所述的六值絕熱右移門的三值互補信號輸出端,所述的第十八NMOS管 的源極和所述的第十九NMOS管的源極均接地,所述的六值絕熱D觸發器包括二值絕 熱D觸發器和三值絕熱D觸發器,所述的二值絕熱D觸發器主要由第二十二NMOS管、 第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、 第二十七NMOS管、第五PMOS管和第六PMOS管組成,所述的第二十二NMOS管的 漏極與所述的第二十三NMOS管的柵極連接,所述的第二十五NMOS管的漏極與所述 的第二十六NMOS管的柵極連接,所述的第二十二NMOS管的柵極和所述的第二十五 NMOS管的柵極均接入幅值電平對應邏輯2的鐘控時鐘信號,所述的第二十二NMOS 管的源極為所述的六值絕熱D觸發器的二值信號輸入端,所述的第二十五NMOS管的 源極為所述的六值絕熱D觸發器的二值互補信號輸入端,所述的第二十三NMOS管的 漏極、所述的第二十六NMOS管的漏極、所述的第五PMOS管的漏極和所述的第六 PMOS管的漏極且接入幅值電平對應邏輯2的功率時鐘信號,所述的第二十三NMOS 管的源極、所述的第五PMOS管的源極、所述的第二十四NMOS管的漏極、所述的第 六PMOS管的柵極和所述的第二十七NMOS管的柵極并接于所述的六值絕熱D觸發器 的二值信號輸出端,所述的第二十六NMOS管的源極、所述的第六PMOS管的源極、 所述的第二十七NMOS管的漏極、所述的第五PMOS管的柵極和所述的第二十四NMOS 管的柵極并接于所述的六值絕熱D觸發器的二值互補信號輸出端,所述的第二十四 NMOS管的源極和所述的第二十七NMOS管的源極均接地,所述的三值絕熱D觸發器 主要由第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三十一NMOS 管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS 管、第三十六NMOS管、第三十七NMOS管、第七PMOS管和第八PMOS管組成,所 述的第二十八NMOS管的漏極與所述的第三十七NMOS管的柵極連接,所述的第三十 二NMOS管的漏極與所述的第三十六NMOS管的柵極連接,所述的第二十八NMOS管 的柵極和所述的第三十二NMOS管的柵極均接入幅值電平對應邏輯2的鐘控時鐘信號, 所述的第二十八NMOS管的源極為所述的六值絕熱D觸發器的三值信號輸入端,所述 的第三十二NMOS管的源極為所述的六值絕熱D觸發器的三值互補信號輸入端,所述 的第三十NMOS管的源極與所述的第二十九NMOS管的漏極連接,所述的第三十四 NMOS管的源極與所述的第三十三NMOS管的漏極連接,所述的第三十NMOS管的漏 極和所述的第三十四NMOS管的漏極連接且接入幅值電平對應邏輯1的功率時鐘信號, 所述的第三十七NMOS管的漏極、所述的第七PMOS管的漏極、所述的第八PMOS管 的漏極和所述的第三十六NMOS管的漏極連接且接入幅值電平對應邏輯2的功率時鐘 信號,所述的第二十九NMOS管的源極、所述的第三十七NMOS管的源極、所述的第 七PMOS管的源極、所述的第三十一NMOS管的漏極、所述的第八PMOS管的柵極和 第三十五NMOS管的柵極并接于所述的六值絕熱D觸發器的三值信號輸出端,所述的 第三十三NMOS管的源極、所述的第三十六NMOS管的源極、所述的第八PMOS管的 源極、所述的第三十五NMOS管的漏極、所述的第七PMOS管的柵極和所述的第三十 一NMOS管的柵極并接于所述的六值絕熱D觸發器的三值互補信號輸出端,所述的第 三十一NMOS管的源極和所述的第三十五NMOS管的源極均接地,所述的六值絕熱右 移門的二值信號輸出端與所述的六值絕熱D觸發器的二值信號輸入端連接,所述的六值 絕熱右移門的二值互補信號輸出端與所述的六值絕熱D觸發器的二值互補信號輸入端 連接,所述的六值絕熱右移門的三值信號輸出端與所述的六值絕熱D觸發器的三值信號 輸入端連接,所述的六值絕熱右移門的三值互補信號輸出端與所述的六值絕熱D觸發器 的三值互補信號輸入端連接,所述的六值絕熱右移門的二值采樣信號輸入端與所述的六 值絕熱D觸發器的二值信號輸出端并接于第一加法計數輸出端,所述的六值絕熱右移門 的二值互補采樣信號輸入端與所述的六值絕熱D觸發器的二值互補信號輸出端并接于 第一減法計數輸出端,所述的六值絕熱右移門的三值采樣信號輸入端與所述的六值絕熱 D觸發器的三值信號輸出端并接于第二加法計數輸出端,所述的六值絕熱右移門的三值 互補采樣信號輸入端與所述的六值絕熱D觸發器的三值互補信號輸出端并接于第二減 法計數輸出端。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于寧波大學,未經寧波大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/201110284576.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:生產離軸復合預浸漬體材料的方法和裝置
- 下一篇:傾斜舞臺





