1.一種基于混值的六值絕熱異步加減法計數器單元，其特征在于包括六值絕熱右移門和六值絕熱D觸發器，所述的六值絕熱右移門包括第一信號采樣電路、第一互補信號采樣電路、二值絕熱右移門和三值絕熱右移門，所述的第一信號采樣電路主要由第一NMOS管和第二NMOS管組成，所述的第一NMOS管的源極為所述的六值絕熱右移門的二值采樣信號輸入端，用于接入二值采樣信號，所述的第一NMOS管的漏極輸出所述的二值采樣信號的采樣值，所述的第二NMOS管的源極為所述的六值絕熱右移門的三值采樣信號輸入端，用于接入三值采樣信號，所述的第二NMOS管的漏極輸出所述的三值采樣信號的采樣值，所述的第一互補信號采樣電路主要由第三NMOS管和第四NMOS管組成，所述的第三NMOS管的源極為所述的六值絕熱右移門的三值互補采樣信號輸入端，用于接入三值互補采樣信號，所述的第三NMOS管的漏極輸出所述的三值互補采樣信號的采樣值，所述的第四NMOS管的源極為所述的六值絕熱右移門的二值互補采樣信號輸入端，用于接入二值互補采樣信號，所述的第四NMOS管的漏極輸出所述的二值互補采樣信號的采樣值，所述的第一NMOS管的柵極、所述的第二NMOS管的柵極、所述的第三NMOS管的柵極和所述的第四NMOS管的柵極并接于鐘控時鐘信號輸入端，接入幅值電平對應邏輯2的鐘控時鐘信號，所述的二值絕熱右移門主要由第一PMOS管、第二PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管和第十四NMOS管組成，所述的第六NMOS管的漏極、所述的第八NMOS管的漏極、所述的第十二NMOS管的漏極、所述的第十三NMOS管的漏極、所述的第一PMOS管的漏極和所述的第二PMOS管的漏極連接且接入幅值電平對應邏輯2的功率時鐘信號，所述的第六NMOS管的源極與所述的第五NMOS管的漏極連接，所述的第八NMOS管的源極與所述的第七NMOS管的漏極連接，所述的第十二NMOS管的源極與所述的第十一NMOS管的漏極連接，所述的第十三NMOS管的源極與所述的第十四NMOS管的漏極連接，所述的第八NMOS管的柵極和所述的第十三NMOS管的柵極均接入所述的第一信號采樣電路中接入的二值采樣信號的采樣值，所述的第五NMOS管的柵極和所述的第十四NMOS管的柵極均接入所述的第一信號采樣電路中接入的三值采樣信號的采樣值，所述的第六NMOS管的柵極和所述的第十二NMOS管的柵極均接入所述的第一互補信號采樣電路中接入的二值互補采樣信號的采樣值，所述的第七NMOS管的柵極和所述的第十一NMOS管的柵極均接入所述的第一互補信號采樣電路中接入的三值互補采樣信號的采樣值，所述的第五NMOS管的源極、所述的第七NMOS管的源極、所述的第一PMOS管的源極、所述的第九NMOS管的漏極、所述的第二PMOS管的柵極和所述的第十NMOS管的柵極并接于所述的六值絕熱右移門的二值信號輸出端，所述的第十一NMOS管的源極、所述的第十四NMOS管的源極、所述的第二PMOS管的源極、所述的第十NMOS管的漏極、所述的第一PMOS管的柵極和所述的第九NMOS管的柵極并接于所述的六值絕熱右移門的二值互補信號輸出端，所述的第九NMOS管的源極和所述的第十NMOS管的源極均接地，所述的三值絕熱右移門主要由第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管、第三PMOS管和第四PMOS管組成，所述的第十五NMOS管的漏極和所述的第二十一NMOS管的漏極連接且接入幅值電平對應邏輯1的功率時鐘信號，所述的第十七NMOS管的漏極、所述的第二十NMOS管的漏極、所述的第三PMOS管的漏極和所述的第四PMOS管的漏極連接且接入幅值電平對應邏輯2的功率時鐘信號，所述的第十七NMOS管的源極與所述的第十六NMOS管的漏極連接，所述的第十七NMOS管的柵極和所述的第二十NMOS管的柵極均接入所述的第一信號采樣電路中接入的三值采樣信號的采樣值，所述的第十五NMOS管的柵極、所述的第十六NMOS管的柵極和所述的第二十一NMOS管的柵極均接入所述的第一互補信號采樣電路中接入的三值互補采樣信號的采樣值，所述的第十五NMOS管的源極、所述的第十六NMOS管的源極、所述的第三PMOS管的源極、所述的第十八NMOS管的漏極、所述的第四PMOS管的柵極和所述的第十九NMOS管的柵極并接于所述的六值絕熱右移門的三值信號輸出端，所述的第二十NMOS管的源極、所述的第二十一NMOS管的源極、所述的第四PMOS管的源極、所述的第十九NMOS管的漏極、所述的第三PMOS管的柵極和所述的第十八NMOS管的柵極并接于所述的六值絕熱右移門的三值互補信號輸出端，所述的第十八NMOS管的源極和所述的第十九NMOS管的源極均接地，所述的六值絕熱D觸發器包括二值絕熱D觸發器和三值絕熱D觸發器，所述的二值絕熱D觸發器主要由第二十二NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第五PMOS管和第六PMOS管組成，所述的第二十二NMOS管的漏極與所述的第二十三NMOS管的柵極連接，所述的第二十五NMOS管的漏極與所述的第二十六NMOS管的柵極連接，所述的第二十二NMOS管的柵極和所述的第二十五NMOS管的柵極均接入幅值電平對應邏輯2的鐘控時鐘信號，所述的第二十二NMOS管的源極為所述的六值絕熱D觸發器的二值信號輸入端，所述的第二十五NMOS管的源極為所述的六值絕熱D觸發器的二值互補信號輸入端，所述的第二十三NMOS管的漏極、所述的第二十六NMOS管的漏極、所述的第五PMOS管的漏極和所述的第六PMOS管的漏極連接且接入幅值電平對應邏輯2的功率時鐘信號，所述的第二十三NMOS管的源極、所述的第五PMOS管的源極、所述的第二十四NMOS管的漏極、所述的第六PMOS管的柵極和所述的第二十七NMOS管的柵極并接于所述的六值絕熱D觸發器的二值信號輸出端，所述的第二十六NMOS管的源極、所述的第六PMOS管的源極、所述的第二十七NMOS管的漏極、所述的第五PMOS管的柵極和所述的第二十四NMOS管的柵極并接于所述的六值絕熱D觸發器的二值互補信號輸出端，所述的第二十四NMOS管的源極和所述的第二十七NMOS管的源極均接地，所述的三值絕熱D觸發器主要由第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三十一NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管、第三十六NMOS管、第三十七NMOS管、第七PMOS管和第八PMOS管組成，所述的第二十八NMOS管的漏極與所述的第三十七NMOS管的柵極連接，所述的第三十二NMOS管的漏極與所述的第三十六NMOS管的柵極連接，所述的第二十八NMOS管的柵極和所述的第三十二NMOS管的柵極均接入幅值電平對應邏輯2的鐘控時鐘信號，所述的第二十八NMOS管的源極為所述的六值絕熱D觸發器的三值信號輸入端，所述的第三十二NMOS管的源極為所述的六值絕熱D觸發器的三值互補信號輸入端，所述的第三十NMOS管的源極與所述的第二十九NMOS管的漏極連接，所述的第三十四NMOS管的源極與所述的第三十三NMOS管的漏極連接，所述的第三十NMOS管的漏極和所述的第三十四NMOS管的漏極連接且接入幅值電平對應邏輯1的功率時鐘信號，所述的第三十七NMOS管的漏極、所述的第七PMOS管的漏極、所述的第八PMOS管的漏極和所述的第三十六NMOS管的漏極連接且接入幅值電平對應邏輯2的功率時鐘信號，所述的第二十九NMOS管的源極、所述的第三十七NMOS管的源極、所述的第七PMOS管的源極、所述的第三十一NMOS管的漏極、所述的第八PMOS管的柵極和第三十五NMOS管的柵極并接于所述的六值絕熱D觸發器的三值信號輸出端，所述的第三十三NMOS管的源極、所述的第三十六NMOS管的源極、所述的第八PMOS管的源極、所述的第三十五NMOS管的漏極、所述的第七PMOS管的柵極和所述的第三十一NMOS管的柵極并接于所述的六值絕熱D觸發器的三值互補信號輸出端，所述的第三十一NMOS管的源極和所述的第三十五NMOS管的源極均接地，所述的六值絕熱右移門的二值信號輸出端與所述的六值絕熱D觸發器的二值信號輸入端連接，所述的六值絕熱右移門的二值互補信號輸出端與所述的六值絕熱D觸發器的二值互補信號輸入端連接，所述的六值絕熱右移門的三值信號輸出端與所述的六值絕熱D觸發器的三值信號輸入端連接，所述的六值絕熱右移門的三值互補信號輸出端與所述的六值絕熱D觸發器的三值互補信號輸入端連接，所述的六值絕熱右移門的二值采樣信號輸入端與所述的六值絕熱D觸發器的二值信號輸出端并接于第一加法計數輸出端，所述的六值絕熱右移門的二值互補采樣信號輸入端與所述的六值絕熱D觸發器的二值互補信號輸出端并接于第一減法計數輸出端，所述的六值絕熱右移門的三值采樣信號輸入端與所述的六值絕熱D觸發器的三值信號輸出端并接于第二加法計數輸出端，所述的六值絕熱右移門的三值互補采樣信號輸入端與所述的六值絕熱D觸發器的三值互補信號輸出端并接于第二減法計數輸出端。