技術領域

本發明涉及一中通孔形成方法，特別涉及一半導體裝置的通孔形成方法。

背景技術

典型的集成電路制造程序包含多個微影步驟。該微影步驟起始于施加一薄光阻材料層于一基板表面，該光阻接著暴露于一微影曝光機下，經過輻射線照射以改變被照射區域的該光阻的溶解度。該微影曝光機通常包含一透明區域及一或多種形成圖案的材料，該透明區域不與該輻射線作用，而該形成圖案的材料則會與該輻射線作用。該作用為阻擋或相移(phase?shift)該輻射線。

掩膜(masks)或圖罩(reticles)皆為微影曝光工具，換言之，該掩膜或圖罩改變不同區域的照射強度以在暴露于該輻射線下的區域印出影像或圖案。該詞匯“掩膜”有時被用指一次照射即產生圖案于整個芯片的微影曝光工具；而詞匯“圖罩”有時被用指投射縮小影像，一次照射產生圖案小于整個芯片的微影曝光工具。不論運用何種微影曝光工具，一集成電路制造工藝包含愈多微影曝光工具，便愈不經濟，特別當成本為一重要考慮時。

由于極大規模集成電路(ULSI)需要不斷增加其密度，許多技術已被提出，為了克服現今半導體制造技術的極限。例如，接觸通孔(contact?via)或穿硅通孔(through?silicon?via，TSV)的尺寸縮小已被熱烈研究，如何克服現有光學微影技術的分辨率限制即為一重要課題。

為形成一接觸通孔(contact?via)或穿硅通孔(TSV)，現有為使用光學微影技術并產生光阻圖案。運用該技術，掩膜圖案被轉移至一半導體基板上的光阻層。接著，該光阻將進行顯影步驟，而后，該光阻下的基板被蝕刻出顯影后的圖案。

為了克服上述分辨率的障礙，有許多不同嘗試被提出。其一為延伸光學微影技術至0.18納米以下的接觸通孔微影。相應地，需要一簡單且更實用的掩膜圖案形成方法來突破0.18納米以下的通孔制造瓶頸。其特別需要一精確控制關鍵尺寸(critical?dimension)的方法，并使用現有微影工具，例如不昂貴的i-線(i-line)微影系統。

發明內容

本發明的目的在于提供一種簡單且實用的半導體裝置的通孔形成方法，以解決上述前有技術的難題。

本發明揭露一種半導體組件的通孔形成方法。該方法包含以下步驟：提供光阻層，所述光阻層具有圖案，所述圖案定義通孔的開口，所述光阻層具有一個熱交聯材料(thermally?cross-linking?material)，且設置在一個結構層上；進行第一次干蝕刻工藝，透過所述通孔的開口蝕刻所述結構層到第一深度；熱烤所述熱交聯材料使其膨脹以限縮所述開口的大小；以及進行第二次干蝕刻工藝，透過所述限縮后的開口蝕刻所述結構層至第二深度，所述第二深度大于所述第一深度。

上文已相當廣泛地概述本發明的技術特征及優點，以使下文的本發明詳細描述得以獲得較佳了解。構成本發明的權利要求標的的其它技術特征及優點將描述于下文。本發明所屬技術領域中具有通常知識者應了解，可相當容易地利用下文揭示的概念與特定實施例可作為修改或設計其它結構或工藝而實現與本發明相同的目的。本發明所屬技術領域中具有通常知識者亦應了解，這類等效建構無法脫離所附的權利要求書所界定的本發明的精神和范圍。

附圖說明

圖1至6為本發明一實施例的半導體裝置的通孔形成方法的剖面圖；

圖7為本發明一實施例的線寬通孔結構；

圖8為本發明一實施例的孔洞通孔結構；以及

圖9為本發明一實施例的一半導體裝置的通孔形成方法的流程圖。

其中，附圖標記說明如下：

20結構

30光阻層

40結構層

50抗反射膜

60、60′開口

61限縮開口

62通孔結構

63溝槽

64孔洞

100第一次干蝕刻步驟

110第二次干蝕刻步驟

901、903、905、907、909步驟

具體實施方式

根據本發明一實施例，圖1至5為一半導體裝置的通孔形成方法的剖面圖。本發明特別揭露一種蝕刻后關鍵尺寸(critical?dimension)的縮小方法，以快速且較不耗能的方法形成一通孔結構。