技術領域

本發明涉及半導體領域，特別是涉及一種測量超級結深溝槽內外延層電阻值的縱向分布情況的方法。

背景技術

超級結(SJ)的先進制造工藝如圖1所示，首先，在硅襯底1上生長一層厚的N型硅外延層2，然后，在此N型硅外延層2上形成一個深溝槽3，再用P型硅外延填充深溝槽3。

超級結的主要理論是P型雜質和N型雜質的匹配，從而提高器件的擊穿電壓(breakdown?voltage，BV)，但如果P型雜質和N型雜質失配或匹配精度不高，則會導致擊穿電壓迅速下降。在硅外延填充溝槽的過程中，由于溝槽頂部和溝槽底部氣體濃度有一定的差異，所以可能導致溝槽內部摻雜不均勻，如果不對溝槽內部填充外延摻雜的縱向分布或N型外延層的縱向分布進行調整，會導致P和N的匹配在某一縱向范圍內的失配，從而導致擊穿電壓下降。但溝槽內的外延層摻雜縱向分布如何分析是一個難題，由于溝槽寬度小，深度深，常規分析方法，如擴展電阻法、四探針法、Hg探針法、SIMS等，都無法有效測量出SJ深溝槽內的外延層摻雜的縱向分布。

發明內容

本發明要解決的技術問題是提供一種測量超級結深溝槽內外延層電阻縱向分布的方法，它可以有效分析出超級結深溝槽內外延層摻雜的縱向分布情況。

為解決上述技術問題，本發明的測量超級結深溝槽內外延層電阻縱向分布的方法，包括以下步驟：

(1)在硅襯底上生長一層N型硅外延層；

(2)在該N型硅外延層上刻蝕出溝槽；

(3)用P型硅外延填充該溝槽；

(4)將步驟(3)形成的P型硅外延層劃分為N層，測定該N層的總電阻Rs_總；

(5)逐層去除P型硅外延層和相同厚度的N型硅外延層，且每去除一層，測定一次剩余P型硅外延層的電阻Rs_總-i，直到測到第N層，其中，i為1～N的自然數；

(6)計算P型硅外延層每次去除部分的電阻Rs_i。

所述溝槽的寬度為1～8微米，深度為10～50微米。

所述N的值為2～90，且第N層的厚度大于0.5微米。

本發明的測量超級結深溝槽內外延層電阻縱向分布的方法，利用并聯電阻的測算原理，將整個深溝槽內的外延層分成多層電阻并聯，通過分別計算各層的電阻值，實現了對SJ溝槽內外延層摻雜的縱向分布情況的有效分析。

附圖說明

圖1是超級結的形成步驟圖；

圖2是本發明實施例中測量溝槽內外延層總電阻的示意圖；

圖3是本發明實施例中第一次去除一定厚度的溝槽內外延層和襯底外延層后的情況示意圖；

圖4是用開爾文法測定溝槽內外延層電阻的方法示意圖。

圖中附圖標記說明如下：

1：硅襯底

2：N型硅外延層

3：溝槽

4：P型硅外延層

具體實施方式

為對本發明的技術內容、特點與功效有更具體的了解，現結合圖示的實施方式，詳述如下：

本發明利用溝槽內載流子的縱向濃度分布與外延層電阻(Rs)的縱向分布呈相反趨勢的原理，通過測定Rs來間接分析載流子的濃度，具體步驟如下：

1、在硅襯底1上生長一層N型硅外延層2，如圖1(A)所示。

2、在N型硅外延層2上刻蝕出溝槽3，如圖1(B)所示。溝槽3的寬度為1～8微米，深度為10～50微米。在本實施例中，溝槽3寬5微米，深40微米。

3、用P型硅外延填充溝槽3，形成P型硅外延層4，如圖1(C)所示。

4、測量P型硅外延層4的總電阻Rs_總，如圖2所示。測量采用開爾文法，如圖4所示，在測試溝槽的四周分別引出四組溝槽(a，b，c，d)，測試針扎在這四組溝槽上，以消除扎針位置的偏差造成的測量誤差。以下外延層電阻的測量均采用此法。

5、將P型硅外延層4劃分為N層(N為2～90)，每一層厚度為0.5～5微米，第N層的厚度大于0.5微米。

6、用CMP(Chemical?Mechanical?Planarization，化學機械平坦化)工藝，或干法刻蝕工藝，或濕法刻蝕工藝，去除第一層P型硅外延層和與該層厚度相同的襯底N型硅外延層，如圖3所示。然后，用開爾文法測定余下的溝槽內P型硅外延層的電阻Rs_總-1，計算去除的那部分P型硅外延層的電阻Rs₁，計算公式為：