[發明專利]測量超級結深溝槽內外延層電阻縱向分布的方法無效
| 申請號: | 201110202228.5 | 申請日: | 2011-07-19 |
| 公開(公告)號: | CN102891093A | 公開(公告)日: | 2013-01-23 |
| 發明(設計)人: | 于源源;劉繼全 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/66 | 分類號: | H01L21/66;G01R27/02 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 劉昌榮 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 測量 超級 深溝 外延 電阻 縱向 分布 方法 | ||
1.一種測量超級結深溝槽內外延層電阻縱向分布的方法,包括步驟:
(1)在硅襯底上生長一層N型硅外延層;
(2)在該N型硅外延層上刻蝕出溝槽;
(3)用P型硅外延填充該溝槽;
其特征在于,還包括以下步驟:
(4)將步驟(3)形成的P型硅外延層劃分為N層,測定該N層的總電阻Rs總;
(5)逐層去除P型硅外延層和相同厚度的N型硅外延層,且每去除一層,測定一次剩余P型硅外延層的電阻Rs總-i,直到測到第N層,其中,i為1~N的自然數;
(6)計算P型硅外延層每次去除部分的電阻Rsi。
2.如權利要求1所述的方法,其特征在于,所述溝槽的寬度為1~8微米,深度為10~50微米。
3.如權利要求1所述的方法,其特征在于,所述N的值為2~90,且第N層外延層的厚度大于0.5微米。
4.如權利要求1所述的方法,其特征在于,步驟(4)和(5)中,采用開爾文法測量電阻值。
5.如權利要求1所述的方法,其特征在于,步驟(5)中,采用化學機械平坦化工藝或干法刻蝕工藝或濕法刻蝕工藝,去除部分外延層。
6.如權利要求1或5所述的方法,其特征在于,步驟(5)中,每次去除的外延層的厚度為0.5~5微米。
7.如權利要求1所述的方法,其特征在于,步驟(6)中,每次去除部分的電阻Rsi的計算公式為:Rsi=(Rs總-i+1×Rs總-i)/(Rs總-i-Rs總-i+1)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/201110202228.5/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





