本申請是申請日為2005年7月13日，申請號為200510083367.5，發明名稱為“半導體器件和MIM電容器”一案的分案申請。?

相關申請的交叉參考?

本申請基于2005年3月17日遞交的日本優先權申請No.2005-078012，在此通過援引合并該申請的全部內容。?

背景技術

本發明一般涉及一種半導體器件，特別是一種具有電容器的半導體器件。?

所謂的金屬-絕緣體-金屬(MIM)電容器作為電容元件被廣泛應用在各種模擬電路中，包括A/D轉換器或者帶有閃存的泵電路(pump?circuit)的半導體集成電路。?

這種MIM電容器通常集成在多層互連結構中，從而MIM電容器形成多層互連結構的一部分。?

圖1示出傳統MIM電容器的實例。?

參考圖1，MIM電容器由金屬圖形M1、金屬圖形M2和金屬圖形M3形成，其中，金屬圖形M1構成多層互連結構的第一金屬層；金屬圖形M2跨過未示出的層間絕緣膜與金屬圖形M1相對，并構成多層互連結構的第二金屬圖形；金屬圖形M3跨過未示出的層間絕緣膜與金屬圖形M2相對，并構成多層互連結構的第三金屬層。由此，在金屬圖形M2上面和下面形成電容C。?

在所示出的實例中，金屬圖形M1和金屬圖形M3彼此并聯連接，并形成電容值為2C的電容器，從而電容器具有作為第一電極的金屬圖形M2，以及作為第二電極的金屬圖形M1和M3。?

使用具有這種MIM電容器的半導體器件，應該注意到，電容器本身隨著半導體器件的微型化而被微型化，這樣，產生如何確保足夠的電容的問題，?尤其是對于這種高度微型化的電容器。?

為了確保被集成到多層互連結構以及電極面積減少的情況下MIM電容器有足夠的電容值，有必要減少插置在金屬圖形M1、M2和M3之間的層間絕緣膜的厚度。然而，在MIS電容器被集成到多層互連結構的情況下，層間絕緣膜膜厚的減少不可避免地導致多層互連結構中形成的互連圖形之間寄生電容增加的問題。?

由于這種情形和境況，很難減少圖1所示的MIM電容器的大小，因而在設計使用MIM電容器的半導體集成電路器件時產生了問題。?

與此同時，提出圖2所示的MIM電容器，該電容器使用了在多層互連結構中形成的梳狀電極(comb-shaped?electrode)。可以參見專利參考資料1。?

????????????????????參考資料?

(專利參考資料1)日本未審公開專利申請2004-95754?

(專利參考資料2)日本未審公開專利申請2004-241762?

參照圖2，在未示出的下層間絕緣膜(lower?interlayer?insulation?film)上形成下電容器部分(lower?capacitor?part)M1，其中下電容器部分M1具有由第一層金屬圖形形成的梳狀電極M1a和M1b。進一步，在未示出的第二層間絕緣膜上形成上電容器部分(upper?capacitor?part)M2，使得上電容器部分M2具有第二層金屬圖形的梳狀電極M1a和M1b。進一步，通過在第二層間絕緣膜中形成的多個過孔栓過孔(via-plugs?Via)，下電容器部分M1和上電容器部分M2彼此相連。?

按照這種結構，通過減少梳狀電極M1a和M1b之間的距離或梳狀電極M2a和M2b之間的距離，能夠成功地補償由于電極面積的減少而導致的MIM電容器電容的減少。?

進一步，按照第二種結構，通過在層間絕緣膜上面和下面形成電容器，以及通過過孔栓過孔并聯連接電容器，即使半導體器件被微型化，仍可以確保MIM電容器有足夠的電容。?

另一方面，在圖2的MIM電容器被微型化的情況下，在上電容器部分M2或下電容器部分M1中，構成電容器的梳狀電極M1a和M2b或M1a和M1b以微小的相互間距(mutual?separation)布置，因此，在各梳狀電極上的過孔栓過孔也以微小的共同間距布置。由此，在圖3示出的這些連接過孔栓?過孔的電通量線(electric?flux?lines)可能導致大量的寄生電容，該寄生電容的值很難估算。?

應該注意到在A/D轉換器的情況下，要求A/D轉換器中使用的電容器有5％或更少的精度。因此，這種MIM電容器不能提供A/D轉換器可靠的工作。進一步，鑒于需要忍受MIM電容器大量的錯誤，電路設計變得很困難。?

發明內容

在第一方面中，本發明提供一種半導體器件，其具有在多層互連結構中的MIM電容器，所述多層互連結構包括：?