[發明專利]制造半導體器件的方法無效
| 申請號: | 02140933.1 | 申請日: | 2002-07-10 |
| 公開(公告)號: | CN1396649A | 公開(公告)日: | 2003-02-12 |
| 發明(設計)人: | 市橋由成;池田典弘;后藤隆;臼井良輔;藤島達也 | 申請(專利權)人: | 三洋電機株式會社 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 隆天國際專利商標代理有限公司 | 代理人: | 陳紅,樓仙英 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制造 半導體器件 方法 | ||
技術領域
本發明涉及制造半導體器件的方法,特別涉及在層間絕緣膜中形成連接孔以實現與下層布線接觸的方法。
背景技術
在如半導體集成電路等半導體器件中,層間絕緣膜施加于包括晶體管的柵極、漏極和源極的下層布線上。連接孔形成在層間絕緣膜中。金屬填充在連接孔中,以便實現下層布線和上層布線之間的接觸。
連接孔通常是通過在層間絕緣膜上進行能保證相對于下層布線的選擇率的各向異性刻蝕形成的。眾所周知,由于下層布線或層間絕緣膜之間的差別而產生層間絕緣膜的過量刻蝕或過刻蝕。即使其它連接孔與下層布線連接.由于層間絕緣膜的不充分刻蝕將導致連接孔不與下層布線連接。因此,進行過刻蝕,以使每個連接孔與下層布線連接。??
然而,過刻蝕可能在與下層布線相鄰的區域上進行。這接下來在連接孔中填充金屬時將引起不希望的區域和下層布線之間的電連接。更具體地說,下層布線和連接孔的不對準或下層布線的圖形尺寸的差別將引起連接孔伸出到下層布線之外。當連接孔伸出下層布線之外時,在進行過刻蝕時與下層布線相鄰的區域也被刻蝕。相應地,當在與連接孔相鄰的刻蝕區域中填充金屬時,下層布線與不需要的部分電連接。這將影響半導體集成電路的工作。
因此,在現有技術中在半導體器件的設計階段,考慮到下層布線和連按孔的不對準,下層布線的尺寸和連接孔的排列提供有容差。下層布線的尺寸和連接孔的排列的容差可避免以上問題。然而,這將增大下層布線的面積并因而降低半導體集成電路的集成度。
發明內容
本發明的目的是提供制造半導體器件的方法,即使在設計半導體器件以高度集成時,也可以形成高度電可靠性的連接孔。
為實現上述目的,本發明提供制造半導體器件的方法,該半導體器件包括下層布線和形成在下層布線上并具有與下層布線連接的連接孔的層間絕緣膜。該方法包括通過刻蝕層間絕緣膜形成連接孔的步驟。形成連接孔的步驟包括:至少在下層布線附近,在第一刻蝕條件下通過物理反應刻蝕部分下層布線,以及在保證相對于下層布線的選擇率的第二刻蝕條件下刻蝕部分層間絕緣膜。
本發明的另一目的是提供包括第一布線層、第二布線層以及設置在第一布線層和第二布線層之間的層間絕緣膜的半導體器件。連接孔形成在層間絕緣膜中,以便連接第一布線層和第二布線層。連接布線形成在連接孔中。層間絕緣膜包括與連接布線相鄰的空氣層。絕緣膜形成在連接孔的壁上以分離連接布線和空氣層。
本發明的另一目的是提供制造半導體器件的方法。該方法包括制備布線層和在布線層上形成層間絕緣膜的步驟。層間絕緣膜包括上層、下層以及形成在上層和下層之間的中間層。該方法還包括:在層間絕緣膜中形成與布線層連接的連接孔、通過刻蝕穿過連接孔的中間層同時保證相對于上層和下層的選擇率而形成空氣層、在確定連接孔的表面上形成絕緣壁、以及在與絕緣壁相鄰的連接孔中形成連接布線。
本發明的又一目的是提供制造半導體器件的方法。該方法包括以下步驟:制備布線層;形成包括圖形絕緣膜的層間絕緣膜,其中該圖形絕緣膜具有預定圖形并由不同于層間絕緣膜的材料制成;和在層間絕緣膜中形成連接孔。至少部分連接孔與圖形絕緣膜連接并連接到布線層。該方法還包括:通過刻蝕穿過連接孔的圖形絕緣膜同時保證相對于層間絕緣膜的選擇率而形成空氣層,在確定連接孔的表面上形成絕緣壁,以及在連接孔中形成與絕緣壁相鄰的連接布線。
本發明的又一目的是提供制造半導體器件的方法。該方法包括以下步驟:制備布線層;形成包括圖形絕緣膜的層間絕緣膜,其中該圖形絕緣膜具有預定圖形并由不同于層間絕緣膜的材料制成;在層間絕緣膜中形成與圖形絕緣膜的下表面相連的開口;通過刻蝕穿過開口的圖形圖形絕緣膜同時保證相對于層間絕緣膜的選擇率而形成空氣層;以及在空氣層和開口中填充金屬。
本發明的其它目的和優點將通過下面結合附圖的描述變得更明顯,附圖通過舉例示出了本發明的原理。
附圖說明
通過參照下面結合附圖對優選實施例的說明將更好地理解本發明及其目的和優點,其中:
圖1(a)-1(c)是表示根據本發明第一實施例的制造半導體器件的工序的截面圖;
圖2(a)和2(b)是表示在第一實施例的制造方法中的刻蝕條件的時序圖;
圖3是表示其中通過過刻蝕在層間絕緣膜中形成開口的對比例的半導體器件的截面圖;
圖4(a)是根據本發明第二實施例的半導體器件的截面圖;
圖4(b)是沿著線4B-4B截取的圖4(a)的半導體器件的放大截面圖;
圖5(a)-5(f)表示在第二實施例中制造半導體器件的工序;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三洋電機株式會社,未經三洋電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/02140933.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





