[發(fā)明專利]光檢測裝置和電子設(shè)備有效
| 申請?zhí)枺?/td> | 202210059499.8 | 申請日: | 2017-12-28 |
| 公開(公告)號: | CN114567739B | 公開(公告)日: | 2023-10-24 |
| 發(fā)明(設(shè)計)人: | 川崎凌平 | 申請(專利權(quán))人: | 索尼半導(dǎo)體解決方案公司 |
| 主分類號: | H04N25/772 | 分類號: | H04N25/772;A61B1/04;A61B1/05;A61B1/313 |
| 代理公司: | 北京信慧永光知識產(chǎn)權(quán)代理有限責(zé)任公司 11290 | 代理人: | 李晗;曹正建 |
| 地址: | 日本神*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 檢測 裝置 電子設(shè)備 | ||
本發(fā)明涉及能夠充分確保脈沖信號的時間寬度的固態(tài)攝像元件和電子設(shè)備。在對應(yīng)于各個單位像素設(shè)置的AD轉(zhuǎn)換器中,脈沖生成電路把通過將比較器的輸出信號延遲而獲得的延遲信號反饋到所述比較器,并且所述脈沖生成電路對所述輸出信號和所述延遲信號進(jìn)行算術(shù)運算從而產(chǎn)生脈沖信號。鎖存電路鎖存由所述脈沖生成電路產(chǎn)生的所述脈沖信號。例如,本發(fā)明能夠應(yīng)用到層疊型和背側(cè)照射型的固態(tài)攝像元件。
本申請是申請日為2017年12月28日、發(fā)明名稱為“固態(tài)攝像元件和電子設(shè)備”的申請?zhí)枮?01780082438.0專利申請的分案申請。
技術(shù)領(lǐng)域
本發(fā)明涉及固態(tài)攝像元件和電子設(shè)備,并且具體地,涉及能夠充分確保脈沖信號的時間寬度的固態(tài)攝像元件和電子設(shè)備。
背景技術(shù)
早已提出了一種如下的系統(tǒng):其中,為了使二維地設(shè)置有像素的攝像元件能夠應(yīng)對圖像信號輸出的加速化,在各個像素中都設(shè)置有模數(shù)轉(zhuǎn)換裝置,以使得所有像素能夠同時執(zhí)行模數(shù)轉(zhuǎn)換,從而加速模數(shù)轉(zhuǎn)換。在這種系統(tǒng)中,比較部將模擬圖像信號和參照信號相互比較。然后,當(dāng)參照信號的電壓從低于模擬圖像信號的電壓的狀態(tài)轉(zhuǎn)變到高于模擬圖像信號的電壓的狀態(tài)或者從高于模擬圖像信號的電壓的狀態(tài)轉(zhuǎn)變到低于模擬圖像信號的電壓的狀態(tài)時,就把這一電壓變化檢測出來并且作為比較結(jié)果輸出。此外,將與參照信號的電壓對應(yīng)的數(shù)字碼輸入到鎖存電路,并且所輸入的數(shù)字碼基于比較電路的檢測結(jié)果而被鎖存電路保持。此后,將保持在鎖存電路中的數(shù)字碼作為模數(shù)轉(zhuǎn)換的結(jié)果輸出。
專利文獻(xiàn)1中的攝像裝置被構(gòu)造成使得:為了使比較器中的信號轉(zhuǎn)變加速,該攝像裝置具有將比較器的輸出信號反饋到比較器中的功能。于是,利用該信號,設(shè)置了有效窗口(effective Window),并且對鎖存電路的數(shù)據(jù)有效期的開始和結(jié)束進(jìn)行調(diào)節(jié)。
引用列表
專利文獻(xiàn)
專利文獻(xiàn)1:國際申請公布WO 2016/136448
發(fā)明內(nèi)容
要解決的技術(shù)問題
然而,為了確保足以允許從中繼器(repeater)取得信號的脈沖寬度,需要增大電路面積。
本發(fā)明是鑒于如上所述的這種情況而做出的,并且本發(fā)明能夠充分確保脈沖信號的時間寬度。
解決問題的技術(shù)方案
根據(jù)本技術(shù)的一個方面的固態(tài)攝像元件包括:像素陣列部,在所述像素陣列部中設(shè)置有單位像素,各個所述單位像素具有光電轉(zhuǎn)換部;以及為各個所述單位像素設(shè)置的AD轉(zhuǎn)換器。其中,所述AD轉(zhuǎn)換器包括:脈沖生成電路,所述脈沖生成電路把通過將比較器的輸出信號延遲而獲得的延遲信號反饋到所述比較器,并且所述脈沖生成電路對所述輸出信號和所述延遲信號執(zhí)行算術(shù)運算以產(chǎn)生脈沖信號;和鎖存電路,所述鎖存電路使用由所述脈沖生成電路產(chǎn)生的所述脈沖信號來鎖存數(shù)據(jù)碼。
所述脈沖生成電路可以包括:延遲元件,其將所述比較器的所述輸出信號延遲以產(chǎn)生所述延遲信號;以及算術(shù)元件,其對所述輸出信號和所述延遲信號進(jìn)行算術(shù)運算以產(chǎn)生所述脈沖信號。
所述算術(shù)元件包括NOR(或非)電路。
所述算術(shù)元件包括NAND(與非)電路。
在所述脈沖生成電路中,門元件的邏輯閾值被調(diào)節(jié)。
在所述脈沖生成電路中,通過改變晶體管的元件數(shù)量來調(diào)節(jié)所述門元件的所述邏輯閾值。
在所述脈沖生成電路中,通過將晶體管的各個元件的閾值設(shè)定為高閾值和低閾值來調(diào)節(jié)所述門元件的所述邏輯閾值。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于索尼半導(dǎo)體解決方案公司,未經(jīng)索尼半導(dǎo)體解決方案公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/202210059499.8/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





